存储器控制器与链接识别方法技术

本发明专利技术涉及一种存储器控制器与链接识别方法，耦接一存储器装置，用以控制存储器装置的存取操作，包括一主机接口以及一微处理器。微处理器耦接主机接口，用以于存储器控制器被供电后将一既定参数设定为一特殊数值，并且开始执行一链接建立流程，用以尝试透过主机接口建立一传输链接。既定参数为主机接口的多个能力参数之一者，并且既定参数与主机接口的接收相关。于链接建立流程完成后，微处理器还根据与传输链接相关联的多个属性参数之至少一者及特殊数值识别与主机接口建立传输链接的一目标装置。目标装置。目标装置。

【技术实现步骤摘要】
存储器控制器与链接识别方法


[0001]本专利技术有关于一种适用于产品测试流程的链接识别方法及实施该链接识别方法的存储器控制器。

技术介绍

[0002]随着数据储存装置的科技在近几年快速地成长，许多数据储存装置，如符合安全数位(Secure Digital，缩写为SD)/多媒体卡(Multi Media Card，缩写为MMC)规格、复合式快闪存储器(Compact flash，缩写为CF)规格、记忆条(Memory Stick，缩写为MS)规格与极数位(Extreme Digital，缩写为XD)规格的记忆卡、固态硬碟、嵌入式多媒体记忆卡(embedded Multi Media Card，缩写为eMMC)以及通用快闪存储器储存(Universal Flash Storage，缩写为UFS)已经广泛地被应用在多种用途上。因此，各领域对于数据储存装置的需求也大幅成长。
[0003]数据储存装置的供应商通常可为其客户提供测试服务。例如，客户端于将数据储存装置的芯片依其需求封装后，可再交由供应商对封装后的芯片进行测试。于测试流程中，待测试的芯片可能需于不同的测试阶段/测试站连接至不同的装置，或者待测试的芯片的传输接口可依照测试项目而有不同的连接方式。此外，待测试的芯片的传输接口于测试流程中因测试需求亦可能需与对应的接口建立链接。为了于测试流程中能正确地识别与待测试的芯片的传输接口建立链接的对象，以避免因链接识别错误而导致测试流程无法完成，需要一种有效的链接识别方法。

技术实现思路

[0004]本专利技术的一目的在于于测试流程中能正确地识别与待测试的芯片的传输接口建立链接的对象，以避免因链接识别错误而导致测试流程无法完成。
[0005]根据本专利技术的一实施例，一种存储器控制器，耦接一存储器装置，用以控制存储器装置的存取操作，包括一主机接口以及一微处理器。微处理器耦接主机接口，用以于存储器控制器被供电后将一既定参数设定为一特殊数值，并且开始执行一链接建立流程，用以尝试透过主机接口建立一传输链接。既定参数为主机接口的多个能力参数之一者，并且既定参数与主机接口的接收相关。于链接建立流程完成后，微处理器还根据与传输链接相关联的多个属性参数之至少一者及特殊数值识别与主机接口建立传输链接的一目标装置。
[0006]根据本专利技术的一实施例，一种链接识别方法，适用于一存储器控制器，存储器控制器耦接一存储器装置用以控制存储器装置的存取操作，链接识别方法包括：于存储器控制器被供电后将存储器控制器的一既定参数设定为一特殊数值，其中既定参数为存储器控制器的多个能力参数之一者，并且既定参数与存储器控制器的一主机接口的接收相关；执行一链接建立流程以尝试透过主机接口建立一传输链接；以及于链接建立流程完成后根据与传输链接相关联的多个属性参数之至少一者及特殊数值识别与主机接口建立传输链接的一目标装置。
附图说明
[0007]图1是显示根据本专利技术的一实施例所述的数据储存装置的示意图。
[0008]图2是显示根据本专利技术的一实施例所述的安装有待测装置的测试装置的示意图。
[0009]图3是显示根据本专利技术的一实施例所述的链接识别方法流程图。
[0010]图4是显示根据本专利技术的一实施例所述的应用链接识别方法的测试方法流程图。
[0011]【符号说明】
[0012]100,200:数据储存装置
[0013]110:存储器控制器
[0014]112:微处理器
[0015]112C:程序码
[0016]112M:只读存储器
[0017]114:存储器接口
[0018]116:缓冲存储器
[0019]118,218:主机接口
[0020]120:存储器装置
[0021]130:主机装置
[0022]132:编码器
[0023]134:解码器
[0024]250:测试装置
[0025]251:连接器
[0026]31,32:走线
[0027]P_TX0,P_TX1:传送针脚
[0028]P_RX0,P_RX1:接收针脚
具体实施方式
[0029]在下文中，描述了许多具体细节以提供对本专利技术实施例的透彻理解。然而，本领域技术人员仍将理解如何在缺少一个或多个具体细节或依赖于其他方法、元件或材料的情况下实施本专利技术。在其他情况下，未详细示出或描述公知的结构、材料或操作，以避免模糊本专利技术的主要概念。
[0030]在整个说明书中对“一个实施例”、“一实施例”、“一个范例”或“一范例”的引用意味着结合该实施例或范例所描述的特定特征、结构或特性包括于本专利技术的多个实施例的至少一个实施例中。因此，贯穿本说明书在各个地方出现的短语“在一个实施例中”、“在一实施例中”、“在一个范例中”或“在一范例中”不一定都指到相同的实施例或范例。此外，特定特征、结构或特性可以在一个或多个实施例或范例中以任何合适的组合和/或子组合进行结合。
[0031]此外，为让本专利技术的目的、特征和优点能更明显易懂，下文特举出本专利技术的具体实施例，并配合附图，作详细说明如下。目的在于说明本专利技术的精神而非用以限定本专利技术的保护范围，应理解下列实施例可经由软件、硬体、固件、或上述任意组合来实现。
[0032]图1是显示根据本专利技术的一实施例所述的数据储存装置100的示意图。数据储存装
置100可包括一存储器装置120与一存储器控制器110。存储器控制器110用以存取(Access)存储器装置120及控制存储器装置120的运作。存储器装置120可为一非挥发性(non
‑
volatile，缩写为NV)存储器装置(例如，一快闪存储器(flash memory))，并且可包括一或多个记忆元件(例如，一或多个快闪存储器晶粒、一或多个快闪存储器芯片、或其他类似元件)。
[0033]根据本专利技术一实施例，存储器控制器110包含一微处理器112、一只读存储器(Read Only Memory，ROM)112M、一存储器接口114、一缓冲存储器116、与一主机接口118。只读存储器112M用以储存一程序码112C，程序码112C可包含一或多个程序模块，例如开机载入器(boot loader)码，于主机装置130供电给数据储存装置100时，微处理器112可执行程序码112C来进行初始化运作，以从存储器装置120载入一群系统内编程(In
‑
System Programming，缩写为ISP)码(图未绘示)。微处理器112可执行该群ISP码，使数据储存装置100具备各种功能。依据本实施例，该群ISP码可包含(但不限于)关于存取(例如读取、写入及抹除)的多个程序模块，诸如一读取操作模块、一查表模块、一耗损平均(wear leveling)模块、一读取刷新(ead refresh)模块、一读取回收(read reclaim)模块、一垃圾收集(garbage collection)模块、一突然断电回复(su本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器控制器，耦接一存储器装置，用以控制该存储器装置的存取操作，包括：一主机接口；以及一微处理器，耦接该主机接口，用以于该存储器控制器被供电后将一既定参数设定为一特殊数值，并且开始执行一链接建立流程，用以尝试透过该主机接口建立一传输链接，其中该既定参数为该主机接口的多个能力参数之一者，并且该既定参数与该主机接口的接收相关，并且于该链接建立流程完成后，该微处理器还根据与该传输链接相关联的多个属性参数之至少一者及该特殊数值识别与该主机接口建立该传输链接的一目标装置。2.如权利要求1所述的存储器控制器，其特征在于，于该链接建立流程中，该微处理器还取得该目标装置的多个能力参数，并且根据该主机接口及/或该目标装置的这些能力参数设定与该传输链接相关联的这些属性参数。3.如权利要求2所述的存储器控制器，其特征在于，于该链接建立流程完成后，该微处理器藉由所述与该传输链接相关联的这些属性参数之至少一者是否被设定为该特殊数值判断该目标装置是否为该存储器控制器本身。4.如权利要求1所述的存储器控制器，其特征在于，于该微处理器识别出该目标装置后，该微处理器还根据该目标装置的一识别结果决定次一操作。5.如权利要求4所述的存储器控制器，其特征在于，当该微处理器根据该识别结果判断与该主机接口建立该传输链接的该目标装置为该存储器控制器本身时，该微处理器开始执行一测试流程。6.如权利要求4所述的存储器控制器，其特征在于，当该微处理器根据该识别结果判断与该主机接口建立该传输链接的该目标装置非该存储器控制器本身时，该微处理器等待来自该目标装置的指令。7.一种测试装置，包括如权利要求1所述的存储器控制器，其特征在于，该存储器控制器被安装于该测试装置中，并且该测试装置包括：一传送针脚，耦接该主机接口的一传送端；一接收针脚，耦接该主机接口的一接收端；以及一走线，连接该传送针脚与该接收针脚。8.一种链接识别方法，适用于一存储器控制器...

【专利技术属性】
技术研发人员：李承佑，王德凯，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：