一种复位电路制造技术

本实用新型专利技术公开了一种复位电路，应用于电子设备，包括复位保护电路和RC电路，所述RC电路连接电子设备中芯片的RST引脚，所述复位保护电路包括有分压电阻电路和下拉电路，所述分压电阻电路连接电源和下拉电路，以为下拉电路提供工作电压，所述下拉电路还连接电源，且其输出端连接RC电路，以在电源断电后下拉RC电路的电压，以使得芯片在断电时快速跳过死区电压。本实用新型专利技术设置有复位保护电路，复位保护电路中的下拉电路与用于与芯片RST引脚连接的RC电路连接，以在电源断电后下拉RC电路的电压，从而使得芯片在断电时快速跳过死区电压，确保芯片成功停机，实现复位，从而避免芯片在断电后重新快速上电时还处于死区电压而导致死机。死机。死机。

【技术实现步骤摘要】
一种复位电路


[0001]本技术涉及芯片复位
，更具体地涉及一种复位电路。

技术介绍

[0002]目前，在芯片的RST引脚处一般会增加一个RC电路以保证RST引脚的电压稳定，然而在断电后快速上电时，可能让RST引脚处的电压处于芯片的死区电压时得电，这种情况下芯片将无法正确复位，将会导致芯片死机，尤其是在一些低待机功耗的电路中，因为待机功耗小，断电后电源电压下降斜率很小，RST引脚处电压处于死区电压的时间会较长，更容易出现重新上电后死机的情况。

技术实现思路

[0003]本技术所要解决的技术问题是提供一种可避免芯片死机的复位电路。
[0004]为解决上述技术问题，本技术提供一种复位电路，应用于电子设备，包括有复位保护电路和RC电路，所述RC电路连接电子设备中芯片的RST引脚，所述复位保护电路包括有分压电阻电路和下拉电路，所述分压电阻电路连接电源和下拉电路，以为下拉电路提供工作电压，所述下拉电路还连接电源，且其输出端连接RC电路，以在电源断电后下拉RC电路的电压，以使得芯片在断电时快速跳过死区电压。
[0005]其进一步技术方案为：所述下拉电路包括第一开关管、第二开关管、第三开关管以及三极管，所述第一开关管和第二开关管的源极连接电源，所述第二开关管和第三开关管的漏极连接RC电路，且该第一开关管、第二开关管和第三开关管的栅极均连接三极管的集电极，所述三极管的基极和第一开关管的漏极连接分压电阻电路，该三极管的发射极接地。
[0006]其进一步技术方案为：所述分压电阻电路包括依次串联连接于电源和地之间的第八电阻、第二电阻以及第六电阻，所述三极管的基极连接于第六电阻和第二电阻之间，所述第一开关管的漏极连接于第八电阻和第二电阻之间。
[0007]其进一步技术方案为：所述下拉电路还包括第九电阻、第四电阻以及第五电阻，所述第一开关管和第二开关管的栅极还分别通过所述第四电阻和第九电阻连接三极管的集电极，所述三极管的基极通过所述第五电阻连接于第六电阻和第二电阻之间。
[0008]其进一步技术方案为：所述第一开关管的源极和三极管的集电极之间还连接有一第三电阻。
[0009]其进一步技术方案为：所述RC电路包括第一电阻和第一电容，所述第一电阻一端连接下拉电路的输出端，另一端连接第一电容和芯片的RST引脚，所述第一电容的另一端接地。
[0010]与现有技术相比，本技术设置有复位保护电路，复位保护电路中的下拉电路与用于与芯片RST引脚连接的RC电路连接，以在电源断电后下拉RC电路的电压，从而使得芯片在断电时快速跳过死区电压，确保芯片成功停机，实现复位，从而避免芯片在断电后重新快速上电时还处于死区电压而导致死机。
附图说明
[0011]图1是本技术复位电路一具体实施例的电路结构示意图。
具体实施方式
[0012]为使本领域的普通技术人员更加清楚地理解本技术的目的、技术方案和优点，以下结合附图和实施例对本技术做进一步的阐述。
[0013]参照图1，图1为本技术复位电路一具体实施例的电路结构示意图。所述复位电路应用于电子设备，在附图所示的实施例中，所述复位电路包括有复位保护电路11和RC电路12，所述RC电路12连接电子设备中芯片20的RST引脚，所述复位保护电路11包括有分压电阻电路和下拉电路111，所述分压电阻电路连接电源和下拉电路111，以为下拉电路111提供工作电压，所述下拉电路111还连接电源，且其输出端连接RC电路12，以在电源断电后下拉RC电路12的电压，以使得芯片20在断电时快速跳过死区电压。基于上述设计，下拉电路111在电源断电后可下拉与芯片20的RST引脚连接的RC电路12的电压，从而使得芯片20在断电时快速跳过死区电压，确保芯片20成功停机，实现复位，从而避免芯片20在断电后重新快速上电时还处于死区电压而导致死机。
[0014]在某些实施例中，所述下拉电路111包括第一开关管Q1、第二开关管Q2、第三开关管Q3以及三极管Q4，所述第一开关管Q1和第二开关管Q2的源极连接电源，所述第二开关管Q2和第三开关管Q3的漏极连接RC电路12，且该第一开关管Q1、第二开关管Q2和第三开关管Q3的栅极均连接三极管Q4的集电极，所述三极管Q4的基极和第一开关管Q1的漏极连接分压电阻电路，该三极管Q4的发射极接地。优选地，所述下拉电路111还包括第九电阻R9、第四电阻R4以及第五电阻R5，所述第一开关管Q1和第二开关管Q2的栅极还分别通过所述第四电阻R4和第九电阻R9连接三极管Q4的集电极，所述三极管Q4的基极通过所述第五电阻R5连接分压电阻电路，且所述第一开关管Q1的源极和三极管Q4的集电极之间还连接有一第三电阻R3，所述第三开关管Q3的漏极还通过一第七电阻R7连接RC电路12。基于上述设计，本技术利用开关管和三极管Q4的导通特性，当电压即将达到死区电压时将芯片20中RST引脚处的电压快速拉低到接近GND，以极短时间穿过死区电压区间，确保芯片20成功停机，实现复位。
[0015]在某些实施例中，所述分压电阻电路包括依次串联连接于电源和地之间的第八电阻R8、第二电阻R2以及第六电阻R6，所述三极管Q4的基极通过所述第五电阻R5连接于第六电阻R6和第二电阻R2之间，所述第一开关管Q1的漏极连接于第八电阻R8和第二电阻R2之间，且本实施例中，所述第六电阻R6上还并联有一第二电容C2。基于上述设计，通过调整第八电阻R8、第二电阻R2或第六电阻R6阻值可以设置不同的复位电压。
[0016]在本实施例中，所述RC电路12包括第一电阻R1和第一电容C1，所述第一电阻R1一端连接下拉电路111的输出端，另一端连接第一电容C1和芯片20的RST引脚，所述第一电容C1的另一端接地。
[0017]可理解地，通电时，电源电压VDD上升，第三开关管Q3导通，使得此时输入RC电路12的电压V
RST
≈0，芯片20停机，当VDD上升到一定程度后三极管Q4和第一开关管Q1先后导通，使得V
RST
≈VDD，芯片20正常工作，定义三极管Q4导通时的VDD电压为V
ON
，V
ON
＝V
BE
+V
BE
*(R2+R8)/R6(V
BE
为三极管Q4的B/E极压降)；而在断电时，电源电压VDD下降，刚开始时第一开关管
Q1、第二开关管Q2和三极管Q4导通，第三开关管Q3截止，芯片20正常工作，电源电压VDD下降到一定程度后三极管Q4截止，第三开关管Q3导通，V
RST
≈0，芯片20停机，定义三极管Q4由导通转为截止时的VDD电压为V
off
，V
off
＝V
BE
+V
BE
*(R2+R
Q2
)/R6(V
BE
为三极管Q4的B/E极压降,R
Q2
为第二开关管Q2的导通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种复位电路，应用于电子设备，其特征在于：包括有复位保护电路和RC电路，所述RC电路连接电子设备中芯片的RST引脚，所述复位保护电路包括有分压电阻电路和下拉电路，所述分压电阻电路连接电源和下拉电路，以为下拉电路提供工作电压，所述下拉电路还连接电源，且其输出端连接RC电路，以在电源断电后下拉RC电路的电压，以使得芯片在断电时快速跳过死区电压。2.如权利要求1所述的复位电路，其特征在于：所述下拉电路包括第一开关管、第二开关管、第三开关管以及三极管，所述第一开关管和第二开关管的源极连接电源，所述第二开关管和第三开关管的漏极连接RC电路，且该第一开关管、第二开关管和第三开关管的栅极均连接三极管的集电极，所述三极管的基极和第一开关管的漏极连接分压电阻电路，该三极管的发射极接地。3.如权利要求2所述的复位电路，其特征在...

【专利技术属性】
技术研发人员：李立坤，
申请(专利权)人：深圳市朗科智能电气股份有限公司，
类型：新型
国别省市：