一种芯片测试载板的设计方法、装置、设备及介质制造方法及图纸

本发明专利技术涉及载板设计领域，尤其涉及一种芯片测试载板的设计方法、装置、设备及介质。方法包括：基于测试机台的连接点确定倍增被测芯片的数量的变化规则；通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围；根据所述焊接点的属性以及所述探针和零件对应的范围建立所述测试机台的连接点和所述芯片测试载板的焊接点的连接关系，并基于所述连接关系产生线路关系档进行布线。本发明专利技术的方法可以实现芯片测试载板的测试芯片的数量倍增，减少测试时间及花费的成本，获得更大的经济效益。获得更大的经济效益。获得更大的经济效益。

【技术实现步骤摘要】
一种芯片测试载板的设计方法、装置、设备及介质


[0001]本专利技术涉及载板设计领域，尤其涉及一种芯片测试载板的设计方法、装置、设备及介质。

技术介绍

[0002]随着半导体业的发展和摩尔定律趋势，在半导体测试测试中，每一片的硅晶圆(Wafer)上的晶粒(Die)单位数量在增加，相对于测试机台的芯片测试载板，如果没有提高测试数量，在测试上所耗费的成本，其花费的成本也将按倍数增长，因此晶圆级的高频高速多芯片的芯片测试载板的设计日趋重要。现有技术中，由于测试机台(Tester)的可使用线路数量有限，芯片测试载板一般只能到4X8DUT或2X16DUT。如何在有限的测试机台的参数规格以及不改变载板厚度的前提下，实现芯片测试载板的测试芯片的数量倍增，以减少生产成本获得更大经济效益，是现有技术中面临的问题。

技术实现思路

[0003]有鉴于此，本专利技术提出了一种芯片测试载板的设计方法、装置、设备及介质。其中，本专利技术提出的一种芯片测试载板的设计方法在载板堆栈层数不增以及载板制程能力的范围内，运用有限的测试机台的参数规格，不变更载板的厚度，增加有限的堆栈层，并且配合阻抗控制，实现芯片测试载板的测试芯片的数量倍增。
[0004]基于以上目的，本专利技术的实施例的一个方面提供了一种芯片测试载板的设计方法，所述方法包括以下步骤：基于测试机台的连接点确定倍增被测芯片的数量的变化规则；通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围；根据所述焊接点的属性以及所述探针和零件对应的范围建立所述测试机台的连接点和所述芯片测试载板的焊接点的连接关系，并基于所述连接关系产生线路关系档进行布线。
[0005]在一些实施例中，所述基于测试机台的连接点确定倍增被测芯片的数量的变化规则包括：基于所述测试机台的连接点设置相邻的被测芯片共用一个寻址连接点以及设置输入输出连接点为两个区块。
[0006]在一些实施例中，所述基于测试机台的连接点确定倍增被测芯片的数量的变化规则还包括：将未共用的寻址连接点和未使用的输入输出连接点设置为对结果进行测试的连接点。
[0007]在一些实施例中，所述通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围包括：分别计算所述测试机台的寻址连接点和输入输出连接点在所述芯片测试载板上对应的焊接点的尺寸大小。
[0008]在一些实施例中，所述通过所述变化规则计算所述测试机台的不同类型的连接点
在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围包括：获取包括电容的连接点、继电器的连接点在内的零件的脚位数量及属性，以设置所述电容的连接点对应的焊接点的尺寸大小、所述继电器的连接点对应的焊接点的尺寸大小。
[0009]在一些实施例中，所述通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围还包括：获取所述探针的长度和层数，并根据所述探针的长度和层数在所述探针的针尖对应的范围内对探针进行排列，得到所述探针在所述芯片测试载板上对应的位置。
[0010]在一些实施例中，所述通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围还包括：在所述芯片测试载板上设置所述零件对应的范围不大于所述芯片测试载板以中心为基准的预设半径对应的范围；在所述芯片测试载板上设置所述探针的针尖对应的范围不大于所述零件对应的范围。
[0011]在一些实施例中，所述分别计算所述测试机台的寻址连接点和输入输出连接点在所述芯片测试载板上对应的焊接点的尺寸大小包括：通过在所述寻址连接点设置电阻以作为区分相邻的被测芯片的阻隔，以及在所述输入输出连接点不设置电阻，以计算所述寻址连接点和所述输入输出连接点在所述芯片测试载板上分别对应的焊接点的尺寸大小。
[0012]在一些实施例中，所述分别计算所述测试机台的寻址连接点和输入输出连接点在所述芯片测试载板上对应的焊接点的尺寸大小还包括：基于所述寻址连接点的属性、所述输入输出连接点的属性、所述芯片测试载板的厚度、贯穿孔的比例以及所述探针的直径大小设置焊接点的铜垫的尺寸大小。
[0013]在一些实施例中，所述根据所述焊接点的属性以及所述探针和零件对应的范围建立所述测试机台的连接点和所述芯片测试载板的焊接点的连接关系，并基于所述连接关系产生线路关系档进行布线包括：将所述零件和所述探针在所述零件对应的范围和所述探针对应的范围分别进行排列，得到所述零件和所述探针在所述芯片测试载板上对应的位置；建立所述测试机台的连接点和所述芯片测试载板的焊接点的连接关系，并基于所述连接关系产生线路关系档进行布线。
[0014]在一些实施例中，所述建立所述测试机台的连接点和所述芯片测试载板的焊接点的连接关系，并基于所述连接关系产生线路关系档进行布线包括：计算所述焊接点的间距以及在所述间距中可布线的规则，根据焊接点的间距以及所述可布线的规则进行布线。
[0015]在一些实施例中，所述计算所述焊接点的间距以及在所述间距中可布线的规则，根据焊接点的间距以及所述可布线的规则进行布线包括：根据所述连接关系、所述焊接点的位置和尺寸以及所述探针和零件对应的位置和范围计算所述焊接点的间距以及在所述间距中可布线的线宽和线距，根据所述焊接点的间距以及在所述间距中可布线的线宽和线距进行布线。
[0016]本专利技术实施例的另一方面，还提供一种芯片测试载板的设计装置，所述装置包括：第一模块，配置用于基于测试机台的连接点确定倍增被测芯片的数量的变化规则；第二模块，配置用于通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上
分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围；以及第三模块，配置用于根据所述焊接点的属性以及所述探针和零件对应的范围建立所述测试机台的连接点和所述芯片测试载板的焊接点的连接关系，并基于所述连接关系产生线路关系档进行布线。
[0017]在一些实施例中，所述第一模块进一步配置用于基于所述测试机台的连接点设置相邻的被测芯片共用一个寻址连接点以及设置输入输出连接点为两个区块。
[0018]在一些实施例中，所述第一模块进一步配置用于将未共用的寻址连接点和未使用的输入输出连接点设置为对结果进行测试的连接点。
[0019]在一些实施例中，所述第二模块进一步配置用于分别计算所述测试机台的寻址连接点和输入输出连接点在所述芯片测试载板上对应的焊接点的尺寸大小。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试载板的设计方法，其特征在于，包括：基于测试机台的连接点确定倍增被测芯片的数量的变化规则；通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围；根据所述焊接点的属性以及所述探针和零件对应的范围建立所述测试机台的连接点和所述芯片测试载板的焊接点的连接关系，并基于所述连接关系产生线路关系档进行布线。2.根据权利要求1所述的方法，其特征在于，所述基于测试机台的连接点确定倍增被测芯片的数量的变化规则包括：基于所述测试机台的连接点设置相邻的被测芯片共用一个寻址连接点以及设置输入输出连接点为两个区块。3.根据权利要求2所述的方法，其特征在于，所述基于测试机台的连接点确定倍增被测芯片的数量的变化规则还包括：将未共用的寻址连接点和未使用的输入输出连接点设置为对结果进行测试的连接点。4.根据权利要求2所述的方法，其特征在于，所述通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围包括：分别计算所述测试机台的寻址连接点和输入输出连接点在所述芯片测试载板上对应的焊接点的尺寸大小。5.根据权利要求2所述的方法，其特征在于，所述通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围包括：获取包括电容的连接点、继电器的连接点在内的零件的脚位数量及属性，以设置所述电容的连接点对应的焊接点的尺寸大小、所述继电器的连接点对应的焊接点的尺寸大小。6.根据权利要求2所述的方法，其特征在于，所述通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围还包括：获取所述探针的长度和层数，并根据所述探针的长度和层数在所述探针的针尖对应的范围内对探针进行排列，得到所述探针在所述芯片测试载板上对应的位置。7.根据权利要求2所述的方法，其特征在于，所述通过所述变化规则计算所述测试机台的不同类型的连接点在芯片测试载板上分别对应的焊接点的属性，并根据探针和零件的数据信息计算得到所述探针和零件在所述芯片测试载板上分别对应的范围还包括：在所述芯片测试载板上设置所述零件对应的范围不大于所述芯片测试载板以中心为基准的预设半径对应的范围；在所述芯片测试载板上设置所述探针的针尖对应的范围不大于所述零件对应的范围。8.根据权利要求4所述的方法，其特征在于，所述分别计算所述测试机台的寻址连接点和输入输出连接点在所述芯片测试载板上对应的焊接点的尺寸大小包括：通过在所述寻址连接点设置电阻以作为区分相邻的被测芯片的阻隔，以及在所述输入
输出连接点不设置电阻，以计算所述寻址连接点和所述输入输出连接点在所述芯片测试载板上分别对应的焊接点的尺寸大小。9.根据权利要求4所述的方法，其特征在于，所述分别计算所述测试机台的寻址连接点和输入输出连接点在所述芯片测试载板上对应的焊接点的尺寸大小还包括：基于所述寻址连接点的属性、所述输入输出连接点的属性、所述芯片测试载板的厚度、贯穿孔的比例以及所述探针的直径大小设置焊接点的铜垫的尺...

【专利技术属性】
技术研发人员：杨子庆，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：