一种频率源制造技术

本说明书实施例提供了一种频率源，包括：与DAC的输入端连接的FPGA，所述DAC的一路参考信号输出端与锁相环芯片的参考信号输入端连接，另一路预置电压输出端与VCO连接，所述锁相环芯片的输出端与环路滤波器的输入端连接，所述环路滤波器的输出端与VCO连接，所述VCO与隔离放大器的输入端连接，所述隔离放大器的输出端与所述锁相环芯片连接。端与所述锁相环芯片连接。端与所述锁相环芯片连接。

【技术实现步骤摘要】
一种频率源


[0001]本文件涉及电子元器件
，尤其涉及一种频率源。

技术介绍

[0002]近年来随着无线通信技术的飞速发展,无线通信系统产品越来越普及，成为当今人类信息社会发展的重要组成部分。
[0003]在军事应用方面，由于高性能频率源的高性价比和体积小的特点，配以低噪声放大器、高阶滤波器、高性能放大器，都具有极大的应用价值。
[0004]针对在复杂电磁环境下，信道拥挤，跳频信号跳变时间短而且难以捕获，信号难以辨别，通信误码率高，急需高品质频率源，在兼顾高速跳频的同时，还可以保持相当的信号纯度，对谐波、杂波有一定的抑制度，可以辨认出靠近大信号的小信号，从而可以快速捕获空间中的跳频信号，辨别出强干扰下的信道内的微弱信号，减少通信误码率，在雷达、无线电通信和监测测向领域有重要的应用意义。

技术实现思路

[0005]本专利技术的目的在于提供一种频率源，旨在解决现有技术中的上述问题。
[0006]本专利技术提供一种频率源，包括：
[0007]与DAC的输入端连接的FPGA，所述DAC的一路参考信号输出端与锁相环芯片的参考信号输入端连接，另一路预置电压输出端与VCO连接，所述锁相环芯片的输出端与环路滤波器的输入端连接，所述环路滤波器的输出端与VCO连接，所述VCO与隔离放大器的输入端连接，所述隔离放大器的输出端与所述锁相环芯片连接。
[0008]采用本专利技术实施例，在兼顾高速跳频的同时，还可以保持相当的信号纯度，对谐波、杂波有一定的抑制度，可以辨认出靠近大信号的小信号，从而可以快速捕获空间中的跳频信号，辨别出强干扰下的信道内的微弱信号，减少通信误码率，在雷达、无线电通信和监测测向领域有重要的应用意义。
附图说明
[0009]为了更清楚地说明本说明书一个或多个实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0010]图1是本专利技术实施例的频率源的结构示意图；
[0011]图2是本专利技术实施例的AD9910的框图；
[0012]图3是本专利技术实施例的HMC833的框图；
[0013]图4是本专利技术实施例的位噪声仿真结果的示意图；
[0014]图5是本专利技术实施例的跳频时间仿真结果的示意图。
具体实施方式
[0015]为了使本
的人员更好地理解本说明书一个或多个实施例中的技术方案，下面将结合本说明书一个或多个实施例中的附图，对本说明书一个或多个实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本说明书的一部分实施例，而不是全部的实施例。基于本说明书一个或多个实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本文件的保护范围。
[0016]根据本专利技术实施例，提供了一种频率源，图1是本专利技术实施例的频率源的结构示意图图，如图1所示，根据本专利技术实施例的频率源具体包括：
[0017]与DAC的输入端连接的FPGA，所述DAC的一路参考信号输出端与锁相环芯片的参考信号输入端连接，另一路预置电压输出端与VCO连接，所述锁相环芯片的输出端与环路滤波器的输入端连接，所述环路滤波器的输出端与VCO连接，所述VCO与隔离放大器的输入端连接，所述隔离放大器的输出端与所述锁相环芯片连接。
[0018]所述频率源的频率范围为：500MHz～3000MHz；所述频率源的跳频时间为：≤100us；所述频率源的相位噪声为：≤
‑
105dBc/Hz@10kHz；所述频率源的谐波抑制为：≥40dB；所述频率源的杂波抑制为：≥70dB。
[0019]所述锁相环芯片具体用于：获取从所述DAC输出的参考信号，将所述参考信号与反馈信号的相位进行比较，得到直流控制电压输出到环路滤波器。
[0020]所述环路滤波器具体用于：在保证跳变时间和相位噪声的前提下，滤除所述直流控制电压中的交流成分和杂散，将过滤后的直流控制电压输出给VCO。
[0021]所述VCO具体用于：接收DAC输出的预置电压和环路滤波器输出的滤后的直流控制电压，根据所述预置电压进行快速跳变，根据所述滤后的直流控制电压精确调节VCO的输出信号频率，进行信号频率锁定。
[0022]所述隔离放大器具体用于：计算反馈信号电平大小是否满足锁相环芯片的需要，并滤除杂散信号。
[0023]在本专利技术实施例中，所述环路滤波器为由若干小电感组成的多节滤波器，并采用固体钽电解电容器进行滤波。所述频率源各个元器件之间的互连信号线采用屏蔽线；所述频率源的PCB采用多层电路板设计，PCB安装孔为浮空处理后的安装孔。
[0024]在接地设计方面，所述频率源进一步包括：
[0025]连接DC/DC电源隔离模块的初次级间的地的第一电容，其中，所述第一电容为10nF电容；
[0026]连接电源的地与数字地的第二电容，其中，所述第二电容为10nF电容；
[0027]连接电源的地与外壳地的第三电容，其中，所述第三电容为10nF电容。
[0028]所述频率源的屏蔽外壳接屏蔽地，所述频率源内部的数字地不直接与所述频率源的屏蔽外壳连通，所述频率源的内部局部的模拟电路地通过单点方式连接到数字地，带金属外壳的模块连接器外壳与所述频率源的屏蔽外壳连通。
[0029]从上面描述可以看出，本专利技术实施例的技术方案通过对FPGA编程，采用查表法，配合DAC，实现分立器件的DDS技术，实现高频率分辨率，作为整个锁相环的参考信号。
[0030]锁相环的参考输入与DAC的输出连接，作为锁相环芯片的参考输入，与反馈信号的相位进行比较，从而得到直流控制电压。
[0031]直流控制电压经过环路滤波器，需要精心设计环路滤波器的参数，特别要考虑滤波器带宽对杂散和相位噪声、跳变时间的影响，需要综合考虑，在保证跳变时间和相位噪声的前提下，滤除交流成分和杂散，再输出给VCO。
[0032]VCO与DAC输出的预置电压和环路滤波器的输出连接，预置电压可以起到快速跳变的目的，而环路滤波器的输出控制电压则可以精确调节VCO的输出信号频率，达到快速锁定的目的。
[0033]隔离放大器作为反馈电路中重要的环节，需准确计算反馈信号电平大小是否满足锁相环芯片的需要，同时还能滤除杂散信号。
[0034]在通用化设计上，本专利技术实施例的技术方案，最大限度地采用在功能上与尺寸上可互换的标准件、通用件、借用件、原材料及品种、规格、结构、尺寸要素等。
[0035]在本专利技术实施例中，电路设计均选择成熟的、可继承的电路模块，以降低风险，保证设计正确性，且设计指标明确，能够达到快速开发的目的。结构设计方面，尽量选择标准件，以提高维修性和可操作性。
[0036]以下结合附图，对本专利技术实施例的上述技术方案进行详细本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种频率源，其特征在于，包括：与DAC的输入端连接的FPGA，所述DAC的一路参考信号输出端与锁相环芯片的参考信号输入端连接，另一路预置电压输出端与VCO连接，所述锁相环芯片的输出端与环路滤波器的输入端连接，所述环路滤波器的输出端与VCO连接，所述VCO与隔离放大器的输入端连接，所述隔离放大器的输出端与所述锁相环芯片连接。2.根据权利要求1所述的频率源，其特征在于，所述频率源的频率范围为：500MHz～3000MHz；所述频率源的跳频时间为：≤100us；所述频率源的相位噪声为：≤
‑
105dBc/Hz@10kHz；所述频率源的谐波抑制为：≥40dB；所述频率源的杂波抑制为：≥70dB。3.根据权利要求1所述的频率源，其特征在于，所述锁相环芯片具体用于：获取从所述DAC输出的参考信号，将所述参考信号与反馈信号的相位进行比较，得到直流控制电压输出到环路滤波器。4.根据权利要求3所述的频率源，其特征在于，所述环路滤波器具体用于：在保证跳变时间和相位噪声的前提下，滤除所述直流控制电压中的交流成分和杂散，将过滤后的直流控制电压输出给VCO。5.根据权利要求4所述的频率源，其特征在于，所述VCO具体用于：接收DAC输出的预置电压和环路滤波器输出的...

【专利技术属性】
技术研发人员：张晖，梁吉申，朱敏，赵婷，
申请(专利权)人：中国人民解放军陆军工程大学，
类型：发明
国别省市：