本申请涉及一种射频LDMOS晶体管的场板结构及其制备方法，具体包括在硅衬底外延层表面制备氧化层台阶，并在外延层和氧化层台阶上方覆盖金属，通过选择性刻蚀形成场板结构。本发明专利技术提出的场板结构有助于降低界面电场，提高了器件的源漏击穿电压，增加了器件可靠性，特别适用于高压LDMOS器件。同时该场板结构减小了栅漏反馈电容，改善了器件的高频特性。另外，场板的制备工艺与常规的LDMOS工艺制程完全兼容，不增加额外的工序。不增加额外的工序。不增加额外的工序。
【技术实现步骤摘要】
一种射频LDMOS晶体管的场板结构及其制备方法
[0001]本专利技术属于半导体微电子设计制造
，具体地涉及一种射频LDMOS的场板结构及其制备方法。
技术介绍
[0002]随着超大规模集成电路技术的高速发展，高压高频半导体器件的制造技术有了新的起色，一批新型的功率放大器件随之诞生了，其中最具代表性的产品就是LDMOS场效应功率晶体管。在微波
，射频LDMOS器件越来越广泛的应用于高频大功率领域。射频LDMOS器件的开关速度主要取决于器件内部电容的充放电，而器件耐压则取决于器件源漏击穿电压。为了不断提高射频LDMOS的性能，通常采用多层的场板终端结构设计。场板结构可以提高器件源漏击穿电压，从而提高器件耐压性。此外，场板结构可以有效的减小栅漏反馈电容，提高器件的高频特性。目前高压大功率LDMOS器件的场板结构通常采用双层场板甚至三层场板，每增加一层场板，都会增加大量工序，增加了工艺制造难度。另一方面，多层场板对工艺要求极高，制造难度也较大。因此，目前LDMOS场板结构的方案有一定局限性，限制了LDMOS的高频大功率应用。
技术实现思路
[0003]专利技术目的：为解决现有技术中存在的问题，本专利技术提供一种射频LDMOS的场板结构及其制备方法，其目的旨在克服LDMOS器件场板结构的制造难度，提高器件耐压性，减小了栅漏反馈电容，提升器件的频率性能，并且采用单层场板实现了多层场板的功能，降低了制造工艺的难度。
[0004]技术方案：为实现上述技术方案，本专利技术提供一种射频LDMOS晶体管的场板结构，在硅衬底外延层表面制备氧化层台阶，并在外延层和氧化层台阶上方覆金属，通过选择性刻蚀，形成场板结构。
[0005]本专利技术进一步详细给出了上述射频LDMOS晶体管的场板结构的制备方法，包括如下步骤：
[0006]步骤一、在硅衬底外延层上制备SiO2介质层；
[0007]步骤二、选择性刻蚀SiO2介质层，终止于外延层表面，制备得到SiO2台阶；
[0008]步骤三、在外延层表面制备栅氧化层，在所述栅氧化层表面淀积多晶硅；
[0009]步骤四、选择性刻蚀多晶硅，终止于氧化层表面，制备得到多晶硅栅；
[0010]步骤五、采用栅自对准技术，进行射频LDMOS的沟道、漂移区、源漏常规掺杂；
[0011]步骤六、在外延层表面制备SiO2介质层、在所述SiO2介质层表面淀积金属层；
[0012]步骤七、选择性刻蚀金属层，终止于SiO2表面，形成场板结构。
[0013]其中，所述硅衬底为P+型硅衬底，所述外延层为P
‑
外延层。
[0014]优选地，步骤一中，采用热生长、LPCVD或PECVD的方法制备SiO2介质层；
[0015]优选地，步骤一中，制备SiO2介质层的厚度为
[0016]优选地，步骤三中，采用热生长制备栅氧化层，采用LPCVD淀积制备多晶硅；
[0017]优选地，步骤五中，所述栅氧化层厚度为所述掺杂多晶硅厚度为
[0018]优选地，步骤六中，采用LPCVD或PECVD的方法制备SiO2介质层，采用LPCVD、蒸发或溅射制备金属层；
[0019]优选地，步骤六中，所述氧化层厚度为所述金属层厚度为
[0020]优选地，步骤六中，所述金属层为钨或掺杂多晶硅。
[0021]本申请还提供了一种所述的方法制备的一种射频LDMOS晶体管的场板结构，在硅衬底外延层表面制备氧化层台阶，并在外延层和氧化层台阶上方覆盖金属，通过选择性刻蚀形成场板结构。
[0022]有益效果：
[0023]与现有技术相比，本专利技术采用的单层阶梯场板结构，实现了多层层场板的效果，降低了制造工艺的难度。场板结构有助于降低界面电场，提高了器件的源漏击穿电压，增加了器件可靠性，特别适用于高压LDMOS器件。同时该场板结构减小了栅漏反馈电容，改善了器件的高频特性。另外，场板的制备工艺与常规的LDMOS工艺制程完全兼容，不增加额外的工序。
附图说明
[0024]图1是在硅衬底外延层上制备SiO2介质层的结构示意图；
[0025]图2是选择性刻蚀SiO2介质层，终止于外延层表面，制备得到SiO2台阶的结构示意图；
[0026]图3是在外延层表面制备栅氧化层，在栅氧化层表面淀积多晶硅的结构示意图；
[0027]图4是选择性刻蚀多晶硅，终止于氧化层表面，制备得到多晶硅栅的结构示意图；
[0028]图5是采用栅自对准技术，进行射频LDMOS的沟道、漂移区、源漏常规掺杂的结构示意图；
[0029]图6是在外延层表面制备SiO2介质层、在SiO2介质层表面淀积金属层的结构示意图；
[0030]图7是选择性刻蚀金属层，终止于SiO2表面，形成场板结构的结构示意图；
[0031]图8为本专利技术制备的场板结构的整体示意图；
[0032]其中：1是硅衬底外延层；2是SiO2介质；3是栅氧；4是多晶硅；5是SiO2介质；6是金属。
具体实施方式
[0033]下面结合具体实施例，进一步阐明本专利技术，应理解这些实施例，仅用于说明本专利技术而不用于限制本专利技术的范围，在阅读本专利技术之后，本领域技术人员对本专利技术的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
[0034]本专利技术提出一种射频LDMOS晶体管的场板结构，在硅衬底外延层表面制备氧化层
台阶，并在外延层上方覆盖金属，通过选择性刻蚀，形成场板结构。
[0035]图1～图7给出了制备上述射频LDMOS晶体管的场板结构的流程，如附图1所示，在P+硅衬底P
‑
外延层上，制备SiO2介质层；如图2所示，选择性刻蚀SiO2介质层，终止于外延层表面，制备SiO2台阶；如图3所示，在外延层表面生长栅氧化层、淀积多晶硅；如图4所示，选择性刻蚀多晶硅，终止于SiO2表面，制备多晶硅栅；如图5所示，采用栅自对准技术，进行射频LDMOS的沟道、漂移区、源漏的常规掺杂；如图6所示，在外延层表面生长氧化层、淀积金属；如图7所示，选择性刻蚀金属，终止于SiO2表面，形成场板结构。
[0036]下面通过具体的实施例详细说明本专利技术。
[0037]实施例1
[0038](1)在P+硅衬底P
‑
外延层上，热生长的SiO2介质层；
[0039](2)采用干法刻蚀机，选择性刻蚀SiO2介质层；
[0040](3)在外延层表面生长栅氧化层、淀积多晶硅；
[0041](4)采用干法刻蚀机，选择性刻蚀多晶硅；
[0042](5)采用栅自对准技术，进行射频LDMOS的沟道、漂移区、源漏的常规掺杂；
[0043](6)在外延层表面LPCVD淀积氧化层、LPCVD淀积掺杂多晶硅；
[0044](7)采用干法刻蚀机，选择性刻蚀掺杂多晶硅，形成如图7所示的场板结构。
[0045]实施例2
[0046](1)在P+硅衬底本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种射频LDMOS晶体管的场板结构的制备方法，其特征在于，包括如下步骤：步骤一、在硅衬底外延层上制备SiO2介质层；步骤二、选择性刻蚀SiO2介质层，终止于外延层表面，制备得到SiO2台阶；步骤三、在外延层表面制备栅氧化层，在所述栅氧化层表面淀积多晶硅；步骤四、选择性刻蚀多晶硅，终止于氧化层表面，制备得到多晶硅栅；步骤五、采用栅自对准技术，进行射频LDMOS的沟道、漂移区、源漏常规掺杂；步骤六、在外延层表面制备SiO2介质层、在所述SiO2介质层表面淀积金属层；步骤七、选择性刻蚀金属层，终止于SiO2表面，形成场板结构。2.根据权利要求1所述的方法，其特征在于，所述硅衬底为P+型硅衬底，所述外延层为P
‑
外延层。3.根据权利要求1所述的方法，其特征在于，所述步骤一中，所述制备SiO2介质层具体通过热生长、LPCVD或PECVD的方法。4.根据权...
【专利技术属性】
技术研发人员：赵杨杨，鞠久贵，刘洪军，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。