针对计算机总线的非投递式写事务制造技术

系统和设备可以包括控制器和命令队列，以缓冲进入设备的传入写请求。控制器可以通过链路从客户端将事务层分组(TLP)中非投递式写请求(例如，延迟存储器写(DMWr)请求)接收到命令队列；确定命令队列可以接受DMWr请求；从TLP识别成功完成(SC)消息，该成功完成消息指示DMWr请求被接受到命令队列中；并通过链路将指示DMWr请求已被接受到命令队列中的SC消息发送到客户端。控制器可以接收第二TLP中第二DMWr请求；确定命令队列已满；并响应于命令队列已满而发送要发送到客户端的存储器请求重试状况(MRS)消息。况(MRS)消息。况(MRS)消息。

【技术实现步骤摘要】
针对计算机总线的非投递式写事务
[0001]本申请是2020年3月18日提交的申请号为202010193031.9的专利申请的分案申请。
[0002]相关申请的交叉引用
[0003]根据35 U.S.C.
§
119(e)，本公开要求于2019年4月19日提交的美国临时专利申请序列号62/836,288的权益，其全部内容通过引用合并于此。

技术介绍

[0004]中央处理单元(CPU)执行通用计算任务，例如运行应用软件和操作系统。图形处理器、图像处理器、数字信号处理器和固定功能加速器可处理诸如图形和图像处理之类的特殊计算任务。在当今的异构机器中，每种类型的处理器以不同的方式编程。与当今的通用处理器相比，大数据处理时代要求以更低的能耗获得更高的性能。加速器(例如，定制的固定功能单元或定制的可编程单元)正在帮助满足这些需求。
附图说明
[0005]图1是示出根据本公开的实施例的包括多核处理器的计算系统的框图的实施例的示意图。
[0006]图2是根据本公开的实施例的示例加速器设备的示意图。
[0007]图3是示例计算机系统的示意图，该示例计算机系统包括加速器和通过多协议链路耦合到处理器的一个或多个计算机处理器芯片。
[0008]图4是根据本公开的实施例的示例工作队列实现的示意图。
[0009]图5是示例数据流式传输加速器(DSA)设备的示意图，该示例数据流式传输加速器设备包括接收通过I/O结构接口提交的描述符的多个工作队列。
[0010]图6A至图6B是示出根据本公开的实施例的示例共享工作队列实现的示意图。
[0011]图7A
‑
图7D是示出根据本公开的实施例的示例延迟存储器写(DMWr)请求和响应消息流的示意图。
[0012]图8是根据本公开的实施例的用于执行可缩放工作提交的过程流程图。
[0013]图9A是根据本公开的实施例的64位DMWr分组定义的示意图。
[0014]图9B是根据本公开的实施例的32位DMWr分组定义的示意图。
[0015]图10示出了包括互连架构的计算系统的实施例。
[0016]图11示出了包括分层堆栈的互连架构的实施例。
[0017]图12示出了在互连架构内要生成或接收的请求或分组的实施例。
[0018]图13示出了用于互连架构的发射器和接收机对的实施例。
[0019]图14示出了包括处理器的计算系统的框图的另一实施例。
[0020]图15示出了包括多个处理器插槽的计算系统的框的实施例。
具体实施方式
[0021]在以下描述中，阐述了许多特定细节，例如特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量/高度、具体的处理器流水线级和操作等，以便提供对本公开的透彻理解。然而，对于本领域的技术人员将显而易见的是，不需要采用这些具体细节来实践本公开。在其他实例中，众所周知的组件或方法，例如特定和替代的处理器架构、所描述算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现，代码中特定算法的表达、特定的掉电和门控技术/逻辑以及计算机系统的其他特定的操作细节为了避免不必要地使本公开不清楚，没有详细描述。
[0022]尽管以下实施例可以参考诸如在计算平台或微处理器中的特定集成电路中的能量节省和能量效率来描述，但是其他实施例可应用于其他类型的集成电路和逻辑设备。本文描述的实施例的类似技术和教导可以应用于也可以受益于更好的能量效率和能量节省的其他类型的电路或半导体器件。例如，公开的实施例不限于桌面型计算机系统或Ultrabooks TM
。并且还可以用在其他设备中，例如手持设备、平板计算机，其他轻薄笔记本计算机、片上系统(SOC)设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数码相机、个人数字助理(PDA)和手持PC。嵌入式应用通常包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机或可以执行下面介绍的功能和操作的任何其他系统。此外，本文所述的装置、方法和系统不限于物理计算设备，而是还可以涉及用于节能和效率的软件优化。如在下面的描述中将显而易见的，本文描述的方法、装置和系统的实施例(无论是参考硬件，固件，软件还是它们的组合)对于平衡性能的“绿色技术”未来至关重要。
[0023]随着计算系统的发展，其中的组件变得越来越复杂。结果，用于在组件之间耦合和通信的互连架构的复杂度也在增加，以确保满足带宽要求以实现最佳的组件操作。此外，不同的细分市场需要互连架构的不同方面，以满足市场的需求。例如，服务器需要更高的性能，而移动生态系统有时可以牺牲整体性能来节省功耗。然而，大多数结构的唯一目的是提供最大可能的性能并最大程度地节省功率。以下，讨论了许多互连，其将潜在地受益于本文描述的本公开的方面。
[0024]参考图1，描绘了包括多核处理器的计算系统的框图的实施例。处理器100包括任何处理器或处理设备，例如微处理器、嵌入式处理器、数字信号处理器(DSP)、网络处理器、手持式处理器、应用处理器、协处理器、片上系统(SOC)或执行代码的其他设备。在一个实施例中，处理器100包括至少两个核
‑
核101和102，其可以包括非对称核或对称核(示出的实施例)。然而，处理器100可以包括可以是对称或不对称的任何数量的处理元件。
[0025]在一个实施例中，处理元件是指支持软件线程的硬件或逻辑。硬件处理元件的示例包括：线程单元、线程槽、线程、处理单元、上下文、上下文单元、逻辑处理器、硬件线程、核和/或能够维持处理器状态(例如，执行状态或架构状态)的任何其他元件。换句话说，在一个实施例中，处理元件是指能够独立地与诸如软件线程、操作系统、应用或其他代码之类的代码相关联的任何硬件。物理处理器(或处理器插槽)通常是指集成电路，该集成电路可能包括任意数量的其他处理元件，例如核或硬件线程。
[0026]核通常是指位于能够维持独立架构状态的集成电路上的逻辑，其中每个独立维持
的架构状态与至少一些专用执行资源相关联。与核相反，硬件线程通常是指位于集成电路上的、能够维持独立架构状态的任何逻辑，其中，独立维护的架构状态共享对执行资源的访问。可以看出，当某些资源被共享而其他资源专用于架构状态时，硬件线程与核的命名法之间的界线重叠。然而，操作系统经常将核和硬件线程视为单独的逻辑处理器，其中操作系统能够单独调度每个逻辑处理器上的操作。
[0027]如图1所示，物理处理器100包括两个核，即核101和102。这里，核101和102被认为是对称核，即具有相同配置、功能单元和/或逻辑的核。在另一个实施例中，核101包括乱序处理器核，而核102包括有序处理器核。但是，可以从任何类型的核中分别选择核101和102，所述任何类型的核例如本机核、软件管理的核本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，包括：输入/输出(IO)接口，其用于通过链路将所述设备耦合到处理器；多个处理引擎；多个工作队列，其用于存储要由所述设备的处理引擎执行的工作的描述符；以及多个仲裁器，其包括用于将工作队列中的描述符分派到处理引擎的电路装置；以及配置寄存器，其包括组配置寄存器以存储数据，所述数据控制将所述处理引擎和工作队列映射到组中，每个组包括一个或多个工作队列和用于处理所述组的工作队列中的描述符的一个或多个处理引擎。2.根据权利要求1所述的设备，其中，每个仲裁器还用于：基于组的第一处理引擎的停顿，将所述组的工作队列的描述符分派到所述组的第二处理引擎。3.根据权利要求1或2所述的设备，其中，组的第二处理引擎用于：基于所述组的第一处理引擎中的高延时存储器地址转换或页面错误，来继续操作。4.根据权利要求1
‑
3中任一项所述的设备，其中，所述组配置寄存器还包括业务类别配置寄存器，以指示供所述处理引擎针对存储器访问使用的业务类别。5.根据权利要求4所述的设备，其中，所述配置寄存器还包括虚拟通道配置寄存器，以将所述业务类别映射到虚拟通道。6.根据权利要求1
‑
5中任一项所述的设备，还包括工作提交寄存器，描述符通过所述工作提交寄存器被提交到所述设备。7.根据权利要求6所述的设备，其中，所述工作提交寄存器包括第一寄存器和第二寄存器，所述第一寄存器能够接收描述符直到达到工作队列中的条目的阈值数量，所述第二寄存器能够接收描述符直到所述工作队列已满。8.根据权利要求7所述的设备，其中，所述阈值数量是基于工作队列配置寄存器的。9.根据权利要求1
‑
8中任一项所述的设备，其中，所述配置寄存器还包括工作队列配置寄存器，以针对每个工作队列指示所述工作队列是共享工作队列还是专用工作队列。10.根据权利要求1
‑
9中任一项所述的设备，其中，所述配置寄存器还包括工作队列配置寄存器，以针对每个工作队列指示所述工作队列相对于其他工作队列的优先级，并且所述仲裁器包括用于基于所述工作队列配置寄存器中指示的优先级来分派每个组中的工作队列的描述符的电路装置。11.根据权利要求10所述的设备，其中，所述仲裁器用于：与所述工作队列配置寄存器中指示的优先级成比例地分派所述工作队列的描述符。12.根据权利要求1
‑
11中任一项所述的设备，其中，所述配置寄存器还包括工作队列配置寄存器，以针对每个工作队列指示在重试被返回之前能够提交到所述工作队列的条目的阈值数量。13.根据权利要求1
‑
12中任一项所述的设备，其中，所述IO接口用于通过基于快速外围组件互连(PCIe)的链路将所述设备耦合到处理器，并且所述描述符是在非投递式写事务中通过所述基于PCIe的链路从所述处理器接收的。14.一种系统，包括：处理器，其用于执行多个软件客户端；存储器，其耦合到所述处理器；以及
加速器，其通过链路耦合到所述处理器，所述加速器包括：多个处理引擎，其用于处理来自所述软件客户端的工作请求；多个工作队列，其用于存储由所述软件客户端提交的工作请求的描述符；多个仲裁器，其包括用于将工作队列中的描述符分派到处理引擎的电路装置；以及配置寄存器，其包括用于将所述处理引擎和工作队列安排到组中的组配置寄存器，每个组包括一个或多个工作队列和用于处理所述组的工作队列中的描述符的一个或多个处理引擎。15.根据权利要求14所述的系统，其中，所述链路是基于快速外围组件互连(PCIe)的链路，并且所述处理器用于使用非投递式写事务将工作请求提交到所述加速器。16.根据权利要求15所述的系统，其中，所述处理器用于使用ENQCMD指令或ENQCMDS指令来生成所述非投递式写事务。17.根据权利要求15所述的系统，其中，所述处理器用于：生成所述非投递式写事务作为可延迟存储器写请求(DMWr)。18.根据权利要求14
‑
17中任一项所述的系统，其中，所述处理器用于：经由所述配置寄存器配置第一组和第二组，所述第一组包括第一组工作队列和第一组处理引擎，并且所述第二组包括第二组工作队列和第二组处理引擎。19.根据权利要求14
‑
...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：