半导体结构及其制造方法技术

本发明专利技术提供的一种半导体结构及其制造方法，由于依次采用两次刻蚀工艺刻蚀氧化层以形成沟槽，同时两次刻蚀工艺采用50mT～100mT的高压。进而使得刻蚀过程中的等离子体具有横向刻蚀的能力，不仅能够去除残留聚合物，同时可以使等离子体在反应腔里产生更多碰撞，以减少轰击能量，改善刻蚀的均匀性，以避免器件失效。以避免器件失效。以避免器件失效。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体结构及其制造方法。

技术介绍

[0002]近年来，随着微机电系统(Micro
‑
Electrico
‑
Mechanical
‑
System，MEMS)技术的发展，各种微机电装置，包括：微传感器、微致动器等实现了微小型化，微小型化有利于提高器件集成度，因此MEMS成为了主要的发展方向之一。
[0003]现如今，利用各向异性磁阻(anisotropic magnet resistive，AMR)制造的微机电系统具有灵敏度高、热稳定性好、材料成本低、制备工艺简单等特点，已经得到了广泛的应用。因此，MESM器件的性能提升越来越重要。
[0004]而在现有的制造MESM器件的工艺中，在至少对MEMS器件最顶层的氧化层进行刻蚀形成沟槽时，沟槽的底部形成大量的聚合物，这些聚合物堆积在沟槽的中间位置，阻挡了氧化层的进一步刻蚀，因此在沟槽底部的两侧形成了微沟槽。而位于沟槽底部中间位置的聚合物阻挡了后续的连接线与金属层的连接，即产生断线问题，导致器件失效。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体结构及其制造方法，以解决现有的MESM器件出现断线异常，进而导致器件失效的问题。
[0006]为解决上述技术问题，本专利技术提供一种闪存存储器的制造方法，包括：
[0007]提供衬底；
[0008]提供衬底；
[0009]在所述衬底上依次形成金属层和氧化层，所述氧化层的顶部具有缺口；
[0010]对所述氧化层依次执行第一刻蚀工艺和第二刻蚀工艺，以刻蚀所述氧化层并扩大所述缺口以形成至少贯穿所述氧化层的沟槽，其中，所述第一刻蚀工艺和所述第二刻蚀工艺的的压力范围为：50mT～100mT。
[0011]优选的，执行所述第一刻蚀工艺和执行所述第二刻蚀工艺的时间相同。
[0012]优选的，所述第一刻蚀工艺和所述第二刻蚀工艺的刻蚀气体为甲烷、氧气以及氩气的混合气体。
[0013]优选的，所述甲烷的流量为：50SCCM～250SCCM，所述氧气的流量为：10SCCM～30SCCM，所述氩气的气体流量为：0SCCM～200SCCM。
[0014]优选的，在执行所述第一刻蚀工艺之后，执行所述第二刻蚀工艺之前，所述方法还包括：执行泵出工艺，以将在执行所述第一刻蚀工艺过程中，形成在所述沟槽内的聚合物抽离所述沟槽。
[0015]优选的，所述泵出工艺的压力为40mT～80MT。
[0016]优选的，所述泵出工艺的刻蚀气体为氧气和氩气。
[0017]优选的，所述氧气的流量为：20SCCM～100SCCM，所述氩气的气体流量为：50SCCM～
200SCCM。
[0018]优选的，所述金属层包括依次形成在所述衬底上的第一金属层和第二金属层；以及在对所述氧化层执行第二刻蚀工艺的同时，所述方法还包括：刻蚀所述第二金属层，以使所述沟槽至少延伸至所述第二金属层。
[0019]为解决上述问题，本专利技术还提供一种半导体结构，根据上述任意一项所述的半导体结构的制造方法制备而成。
[0020]本专利技术的一种半导体结构的制造方法，由于依次采用两次刻蚀工艺刻蚀氧化层以形成沟槽，同时两次刻蚀工艺采用50mT～100mT的高压。进而使得刻蚀过程中的等离子体具有横向刻蚀的能力，如此不仅能够去除残留聚合物，同时可以使等离子体在反应腔里产生更多碰撞，以减少轰击能量，改善刻蚀的均匀性，进一步的减少残留聚合物，以避免器件失效。
附图说明
[0021]图1是本专利技术一实施例中的半导体结构的制造方法的流程示意图。
[0022]图2～图4是本专利技术一实施例中的半导体结构的制造方法在其制备过程中的结构示意图。
[0023]其中，附图标记如下：
[0024]1‑
衬底；
[0025]2‑
金属层；
[0026]21
‑
第一金属层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
22
‑
第二金属层；
[0027]3‑
氧化层；
[0028]31
‑
第一氧化层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
33
‑
第二氧化层；
[0029]B
‑
缺口；
[0030]C
‑
沟槽。
具体实施方式
[0031]以下结合附图和具体实施例对本专利技术提出的一种半导体结构及其制造方法作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。本专利技术的宗旨在于：依次采用两次刻蚀工艺刻蚀氧化层以形成沟槽，同时两次刻蚀工艺的压力范围为：50mT～100mT。以通过50mT～100mT的高压使得刻蚀过程中的等离子体具有横向刻蚀的能力，不仅能够去除残留聚合物，同时可以使等离子体在反应腔里产生更多碰撞，以减少轰击能量，改善刻蚀的均匀性，进而避免产生断线问题，以避免器件失效。
[0032]图1是本专利技术一实施例中的半导体结构的制造方法的流程示意图。图2～图4是本专利技术一实施例中的半导体结构的制造方法在其制备过程中的结构示意图；下面结合附图图2～图4对本实施例提供的半导体结构的制造方法其各个步骤进行详细说明，下述详细说明不脱离上述专利技术主旨。
[0033]在步骤S10中，如图2所示，提供衬底1。
[0034]其中，该衬底可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，可以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
[0035]在步骤2中，继续参图2所示，在所述衬底1上依次形成金属层2和氧化层3，所述氧化层3的顶部具有缺口B。
[0036]继续参图2所示，在本实施例中，所述金属层2包括依次形成在所述衬底1上的第一金属层21和第二金属层22，其中形成所述第一金属层21的材料为铝。形成所述第二金属层22的材料为氮化钛。形成所述第一金属层21和所述第二金属层22的方法为物理气相沉积法。
[0037]继续参图2并结合图3所示，在本实施例中，形成所述氧化层3的方法包括如下步骤一和步骤二。
[0038]在步骤一中，在所述金属层2上形成第一氧化层(图未示)，其中，所述第一氧化层(图未示)内具有开口(图未示)。
[0039]在本实施例中，形成所述第一氧化层(图未示)的材料为氧化硅。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，提供衬底；在所述衬底上依次形成金属层和氧化层，所述氧化层的顶部具有缺口；对所述氧化层依次执行第一刻蚀工艺和第二刻蚀工艺，以刻蚀所述氧化层并扩大所述缺口以形成至少贯穿所述氧化层的沟槽，其中，所述第一刻蚀工艺和所述第二刻蚀工艺的的压力范围为：50mT～100mT。2.如权利要求1所述的半导体结构的制造方法，其特征在于，执行所述第一刻蚀工艺和执行所述第二刻蚀工艺的时间相同。3.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一刻蚀工艺和所述第二刻蚀工艺的刻蚀气体为甲烷、氧气以及氩气的混合气体。4.如权利要求1所述的半导体结构的制造方法，其特征在于，所述甲烷的流量为：50SCCM～250SCCM，所述氧气的流量为：10SCCM～30SCCM，所述氩气的气体流量为：0SCCM～200SCCM。5.如权利要求1所述的半导体结构的制造方法，其特征在于，在执行所述第一刻蚀工艺...

【专利技术属性】
技术研发人员：张振兴，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：