一种拓扑晶体管的制作方法及拓扑晶体管技术

本发明专利技术公开一种拓扑晶体管的制作方法及拓扑晶体管，涉及晶体管制造技术领域，以对传统的硅基晶体管栅电极施加电场时，会导致较多的能量损耗，进而增加器件的功耗的问题。所述拓扑晶体管的制作方法包括：提供一衬底；在衬底上形成二氧化硅层；在二氧化硅层上形成第一拓扑绝缘体层；在第一拓扑绝缘体层上形成堆叠结构；对第一拓扑绝缘体层进行电场诱导处理，得到包括产生拓扑相变的第二拓扑绝缘体层的拓扑晶体管。所述拓扑晶体管使用上述技术方案所提的拓扑晶体管的制作方法制作。所提的拓扑晶体管的制作方法制作。所提的拓扑晶体管的制作方法制作。

【技术实现步骤摘要】
一种拓扑晶体管的制作方法及拓扑晶体管


[0001]本专利技术涉及晶体管制造
，尤其涉及一种拓扑晶体管的制作方法及拓扑晶体管。

技术介绍

[0002]随着集成电路工艺制程的发展，如何在实现器件高性能的同时，降低功耗，是集成电路发展过程中一直追求的目标。对于提高器件性能，可以通过提高器件集成度，并缩小器件的特征尺寸来实现。其中，晶体管是器件的基础组成部分。
[0003]现有技术中，晶体管的导通和关断主要通过对晶体管表面的栅电极施加电场来控制。基于电荷输运机制，电荷输运过程中会受到晶格中的声子散射，从而产生热耗散。
[0004]在对传统的硅基晶体管栅电极施加电场时，电荷输运过程中会存在载流子散射，导致较多的能量损耗，进而增加器件的功耗。

技术实现思路

[0005]本专利技术的目的在于提供一种拓扑晶体管的制作方法及拓扑晶体管，用于解决在对传统的硅基晶体管栅电极施加电场时，会导致较多的能量损耗，进而增加器件的功耗的问题。
[0006]为了实现上述目的，本专利技术提供如下技术方案：
[0007]第一方面，本专利技术提供一种拓扑晶体管的制作方法，包括：
[0008]提供一衬底；
[0009]在衬底上形成二氧化硅层；
[0010]在二氧化硅层上形成第一拓扑绝缘体层；
[0011]在第一拓扑绝缘体层上形成堆叠结构；
[0012]对第一拓扑绝缘体层进行电场诱导处理，得到包括产生拓扑相变的第二拓扑绝缘体层的拓扑晶体管。
[0013]与现有技术相比，本专利技术提供的拓扑晶体管的制作方法中，提供衬底后，在衬底上形成二氧化硅层，在二氧化硅层上形成第一拓扑绝缘体层，在第一拓扑绝缘体层上形成堆叠结构，完成晶体管的制作，并在晶体管制作完成后，对第一拓扑绝缘体层进行电场诱导处理，使得第一拓扑绝缘体层发生拓扑相变，得到第二拓扑绝缘体层，最终得到包括第二拓扑绝缘体层的拓扑晶体管。相比于传统晶体管的制作，本专利技术利用第一拓扑绝缘体层作为沟道层，并在之后通过施加电场诱导使其进行拓扑相变，使得第二拓扑绝缘体层能有基于拓扑绝缘体的体态表现，表面态呈现出无带隙的金属特性。由于受到拓扑保护，第二拓扑绝缘体层表面的金属特性几乎不会受到外界干扰，具有独特的自旋和输运性质。当对拓扑晶体管的栅电极施加正栅压或者负栅压时，载流子在第二拓扑绝缘体层表面传输时几乎没有散射和能量损耗，避免了载流子散射导致的能量损耗，当使用拓扑晶体管组成的电子器件时，也能相应的降低电子器件的功耗。
[0014]由此可知，本专利技术提供的拓扑晶体管，相较于传统晶体管具有更少的能量损耗，有利于器件实现高性能低功耗的目的。
[0015]第二方面，本专利技术还提供一种拓扑晶体管，使用第一方面所述拓扑晶体管的制作方法制作，所述拓扑晶体管包括：
[0016]衬底，以及依次形成在所述衬底上的二氧化硅层、第二拓扑绝缘体层和堆叠结构；
[0017]其中，所述第二拓扑绝缘体层为对第一拓扑绝缘体层进行电场诱导处理后得到的拓扑绝缘体层。
[0018]与现有技术相比，本专利技术提供的拓扑晶体管的有益效果与上述技术方案所述拓扑晶体管的制作方法的有益效果相同，此处不做赘述。
附图说明
[0019]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0020]图1为本专利技术实施例提供的一种拓扑晶体管的制作方法的流程图；
[0021]图2为本专利技术实施例提供的堆叠结构的制作方法的流程图；
[0022]图3为本专利技术实施例提供的栅极制作方法的流程图；
[0023]图4
‑
图14为本专利技术实施例提供的拓扑晶体管的制作过程中各状态的示意图。
[0024]附图标记：
[0025]10
‑
衬底，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20
‑
二氧化硅层；
[0026]30
‑
第一拓扑绝缘体层，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
40
‑
堆叠结构；
[0027]41A
‑
源极区，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
41B
‑
漏极区；
[0028]42
‑
栅极，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
421
‑
栅介质层；
[0029]422
‑
栅金属层，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
43
‑
绝缘层；
[0030]44
‑
通孔，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
50
‑
第二拓扑绝缘体层；
[0031]420
‑
二氧化硅薄膜层。
具体实施方式
[0032]为了便于清楚描述本专利技术实施例的技术方案，在本专利技术的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
[0033]需要说明的是，本专利技术中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本专利技术中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
[0034]本专利技术中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关
联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
[0035]如图1所示，本专利技术实施例提供一种拓扑晶体管的制作方法，包括：
[0036]S100：提供一衬底10。
[0037]S200：在衬底10上形成二氧化硅层20。
[0038]S300：在二氧化硅层20上形成第一拓扑绝缘体层30。
[0039]S400：在第一拓扑绝缘体层30上形成堆叠结构40。
[0040]S500：对第一拓扑绝缘体层30进行电场诱导处理，得到包括产生拓扑相变的第二拓扑绝缘体层50本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种拓扑晶体管的制作方法，其特征在于，包括：提供一衬底；在所述衬底上形成二氧化硅层；在所述二氧化硅层上形成第一拓扑绝缘体层；在所述第一拓扑绝缘体层上形成堆叠结构；对所述第一拓扑绝缘体层进行电场诱导处理，得到包括产生拓扑相变的第二拓扑绝缘体层的拓扑晶体管。2.根据权利要求1所述的拓扑晶体管的制作方法，其特征在于，所述第一拓扑绝缘体层的材料包括氧化铪。3.根据权利要求1所述的拓扑晶体管的制作方法，其特征在于，在所述二氧化硅层上形成第一拓扑绝缘体层，包括：通过机械或化学剥离、分子束外延、化学气相沉积或物理气相沉积的方式在所述二氧化硅层上形成所述第一拓扑绝缘体层。4.根据权利要求1所述的拓扑晶体管的制作方法，其特征在于，所述第一拓扑绝缘体层的厚度范围为大于等于25埃，且小于等于35埃。5.根据权利要求1所述的拓扑晶体管的制作方法，其特征在于，所述电场诱导处理中施加的电场强度范围为4MV/cm
‑
5MV/cm。6.根据权利要求1
‑
5任一项所述的拓扑晶体管的制作方法，其特征在于，所述在所述第一拓扑绝缘体层上形成堆叠结构，包括：在所述第一拓扑绝缘体层上形成栅极；...

【专利技术属性】
技术研发人员：徐双双，王晓磊，项金娟，李宋伟，段佳辉，戴塞飞，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：