用于识别多位错误的设备、系统和方法技术方案

本申请涉及用于识别多位错误的设备、系统和方法。存储器装置可将数据位和奇偶校验位存储于存储器阵列中。错误校正码ECC电路可基于所述数据位和所述奇偶校验位产生校正子位，且使用所述校正子位以校正所述数据位和所述奇偶校验位中的多达单个位错误。多位错误MBE检测电路可基于所述校正子位或所述奇偶校验位中的至少一个检测所述数据位和所述奇偶校验位中的MBE。举例来说，MBE检测电路可确定所述校正子位是否具有映射或未映射状态，和/或可将所述奇偶校验位、数据位和额外奇偶校验位进行比较以确定是否存在MBE。当检测到MBE时，激活MBE信号。在一些实施例中，可基于所述MBE信号为有效的而设置MBE旗标。号为有效的而设置MBE旗标。号为有效的而设置MBE旗标。

【技术实现步骤摘要】
用于识别多位错误的设备、系统和方法


[0001]本公开大体上涉及半导体装置，例如半导体存储器装置，且确切地说，涉及用于识别多位错误的设备、系统和方法。

技术介绍

[0002]半导体存储器装置可包含用于存储信息的数个存储器单元。所存储信息可编码为二进制数据，且每一存储器单元可存储所述信息的单个位。信息在存储器单元中可能由于多种不同错误而衰减或改变，所述错误可能导致从存储器装置读出不正确信息的一或多个位(例如，具有原始写入的位的不同状态的位)。
[0003]可存在确保从存储器读出的信息的高保真度是有用的许多应用。存储器装置可包含错误校正电路，所述错误校正电路可用于确定与写入到存储器单元中的数据相比从存储器单元读出的信息是否含有任何错误，且可校正发现的错误。然而，一些错误校正电路可能不能够解决多于一个信息位中的错误。

技术实现思路

[0004]根据本申请的一方面，提供一种设备。设备包括：存储器阵列，其配置成存储多个数据位和与多个数据位相关联的多个奇偶校验位；错误校正码(ECC)电路，其配置成基于多个数据位和多个奇偶校验位产生多个校正子位；和多位错误(MBE)检测逻辑，其配置成部分地基于多个奇偶校验位和多个校正子位中的至少一个确定多个数据位和多个奇偶校验位中是否存在多位错误，其中MBE检测逻辑配置成在存在MBE的情况下提供处于有效电平的MBE信号。
[0005]根据本申请的另一方面，提供一种系统。系统包括：控制器；多个存储器组件，每一存储器组件包括：存储器阵列，其配置成存储多个数据位和与多个数据位相关联的多个奇偶校验位；错误校正码(ECC)电路，其配置成基于多个数据位和多个奇偶校验位产生多个校正子位；和多位错误(MBE)检测逻辑，其配置成部分地基于多个奇偶校验位和多个校正子位中的至少一个确定多个数据位中是否存在多位错误，其中MBE检测逻辑配置成在存在MBE的情况下提供处于有效电平的MBE信号。
[0006]根据本申请的又一方面，提供一种设备。设备包括：存储器阵列，其配置成存储多个数据位和多个奇偶校验位；错误校正码(ECC)电路，其配置成基于多个数据位和多个奇偶校验位产生多个校正子位，作为读取操作的一部分，其中多个校正子位具有多个映射状态和多个未映射状态；多位错误(MBE)检测逻辑，其包括未映射的校正子逻辑，所述未映射的校正子逻辑配置成在多个校正子位具有未映射状态中的一个的情况下激活第一多位错误信号。
[0007]根据本申请的另外的另一方面，提供一种设备。设备包括：存储器阵列，其配置成存储多个数据位、多个奇偶校验位和额外奇偶校验位；错误校正码(ECC)电路，其配置成基于多个奇偶校验位中的至少一个定位且校正多个数据位中的单个位错误；和多位错误
(MBE)检测逻辑，其包含配置成基于检测到MBE而激活第一MBE信号的奇偶检验逻辑，其中基于多个数据位、多个奇偶校验位和额外奇偶校验位的比较而检测到MBE。
[0008]根据本申请的另外的另一方面，提供一种方法。方法包括：从存储器阵列读取多个数据位和多个奇偶校验位；使用错误校正码(ECC)电路，基于多个数据位和多个奇偶校验位产生多个校正子位；部分地基于多个奇偶校验位和多个校正子位中的至少一个检测多位错误(MBE)；及响应于检测到MBE而提供处于有效电平的MBE信号。
附图说明
[0009]图1为根据本公开的一些实施例的半导体装置的框图。
[0010]图2为根据本公开的一些实施例的存储器系统的框图。
[0011]图3为根据本公开的一些实施例的多位错误逻辑的框图。
[0012]图4为根据本公开的一些实施例的多位错误逻辑的框图。
[0013]图5为根据本公开的一些实施例的多位错误逻辑的框图。
[0014]图6为根据本公开的一些实施例的错误校正码(ECC)控制电路的示意图。
[0015]图7为根据本公开的实施例的方法的流程图。
具体实施方式
[0016]某些实施例的以下描述在本质上仅是示例性的，且绝不意图限制本公开的范围或其应用或用途。在对本专利技术的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，且借助于说明方式示出其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为了清晰起见，当所属领域的技术人员清楚某些特征时将不再论述其详细描述，以免混淆本公开的实施例的描述。因此，以下详细描述不应以限制性的意义来理解，且本公开的范围仅由所附权利要求书来限定。
[0017]一种存储器装置可包含具有数个存储器单元的存储器阵列，每一存储器单元位于字线(行)和数字线(列)的相交处。在读取或写入操作期间，可激活行，且可沿着已激活行从存储器单元读取数据或将数据写入到存储器单元。每一行可包含存储数个位数据和数个位奇偶校验信息(例如，数据位和奇偶校验位)的存储器单元，所述奇偶校验信息可用于校正数据位中的至多某一数目的错误。举例来说，行可包含M个数据位和K个奇偶校验位，其可用于校正M个数据位中的至多一个或K个奇偶校验位中的一个。在写入操作期间，错误校正码电路可基于写入到所述行的存储器单元的数据产生奇偶校验位。在读取操作期间，错误校正码电路可使用奇偶校验位以确定读取数据位是否正确，且可校正查找到的任何错误。
[0018]错误校正码(ECC)电路可用于基于在写入操作期间写入的数据产生奇偶校验位，且将读取数据与读取奇偶校验位进行比较以定位错误。作为读取操作的部分，ECC电路可以类似于产生奇偶校验位的方式基于读取数据产生新的奇偶校验位。ECC电路可接着将新的奇偶校验位与读取奇偶校验位进行比较以便产生校正子位，所述校正子位又可用于定位错误。逻辑树(例如，XOR门的树)可用于产生奇偶校验位。举例来说，逻辑树可接收M个数据位，且产生K个奇偶校验位。K个奇偶校验位的状态可指示错误的位置。然而，可为单个错误校正
(SEC)电路的一些ECC电路可能仅能够校正单个位错误。如果多个位是错误的，那么ECC可能不能够校正所述问题。可能需要存储器来识别是否有多个位错误，例如通知操作存储器的控制器所述多位错误。
[0019]本公开涉及用于识别多位错误的设备、系统和方法。存储器阵列可存储数据位集合和与那些数据位相关联的奇偶校验位集合。在读取操作期间，ECC电路可基于数据位集合产生校正子位集合。存储器可包含多位错误(MBE)检测电路，其可部分地基于校正子位集合而确定数据位集合中是否存在MBE。如果检测到MBE，那么MBE检测电路可提供处于有效电平的MBE信号。在一些实施例中，响应于MBE信号，可在存储器的模式寄存器中设置旗标。在一些实施例中，MBE信号可致使捕获(例如，且保存在模式寄存器中)与多个数据位相关联的地址以识别哪些存储器单元包含MBE。在一些实施例中，存储器可例如通过在警报引脚上发送信号而提供
‘
实时
’
...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器阵列，其配置成存储多个数据位和与所述多个数据位相关联的多个奇偶校验位；错误校正码ECC电路，其配置成基于所述多个数据位和所述多个奇偶校验位产生多个校正子位；和多位错误MBE检测逻辑，其配置成部分地基于所述多个奇偶校验位和所述多个校正子位中的至少一个确定所述多个数据位和所述多个奇偶校验位中是否存在多位错误，其中所述MBE检测逻辑配置成在存在MBE的情况下提供处于有效电平的MBE信号。2.根据权利要求1所述的设备，其中响应于MBE信号为有效的，在模式寄存器中设置MBE旗标。3.根据权利要求1所述的设备，其中响应于设置所述MBE旗标，将与所述多个数据位相关联的地址存储在所述模式寄存器中。4.根据权利要求1所述的设备，其中响应于所述MBE信号为有效的，改变计数值。5.根据权利要求1所述的设备，其中所述多个校正子位具有多个状态，且其中所述多个状态的第一部分映射到所述多个数据位中的相应一个或第一多个奇偶校验位中的一个，且所述多个状态的第二部分未映射，且其中所述MBE检测逻辑包含未映射的校正子逻辑，所述未映射的校正子逻辑配置成基于具有所述第二部分中的状态的所述多个校正子位检测所述MBE。6.根据权利要求1所述的设备，其中所述存储器阵列进一步配置成存储额外奇偶校验位，且其中所述MBE检测逻辑包含奇偶检验逻辑，所述奇偶检验逻辑配置成基于所述多个数据位、所述多个奇偶校验位和所述额外奇偶校验位检测所述多位错误。7.根据权利要求6所述的设备，其中所述奇偶检验逻辑配置成基于所述多个数据位和所述多个奇偶校验位产生第二校正子，且将所述第二校正子与所述额外奇偶校验位进行比较以确定是否存在MBE。8.一种系统，其包括：控制器；多个存储器组件，每一存储器组件包括：存储器阵列，其配置成存储多个数据位和与所述多个数据位相关联的多个奇偶校验位；错误校正码ECC电路，其配置成基于所述多个数据位和所述多个奇偶校验位产生多个校正子位；和多位错误MBE检测逻辑，其配置成部分地基于所述多个奇偶校验位和所述多个校正子位中的至少一个确定所述多个数据位中是否存在多位错误，其中所述MBE检测逻辑配置成在存在MBE的情况下提供处于有效电平的MBE信号。9.根据权利要求8所述的系统，其中响应于所述MBE信号在所述多个存储器组件中的一个中为有效的，所述控制器配置成隔离多个存储器组件中的一个。10.根据权利要求8所述的系统，其中所述控制器通过警报引脚耦合到所述多个存储器组件，且其中所述多个存储器组件中的每一个配置成响应于处于所述有效电平的所述MBE
信号而沿着所述警报引脚提供处于有效电平的警报信号。11.根据权利要求8所述的系统，其中所述多个校正子位具有多个状态，且其中所述多个状态的第一部分映射到所述多个数据位中的相应一个或所述第一多个奇偶校验位中的一个，且所述多个状态的第二部分未映射，且其中所述MBE检测逻辑包含未映射的校正子逻辑，所述未映射的校正子逻辑配置成基于具有所述第二部分中的状态的所述多个校正子位检测所述MBE。12.根据权利要求8所述的系统，其中所述存储器阵列进一步配置成存储额外奇偶校验位，且其中所述MBE检测逻辑包含奇偶检验逻辑，所述奇偶检验逻辑配置成基于所述多个数据位、所述多个奇偶校验位和所述额外奇偶校验位检测所述多位错误。13.根据权利要求8所述的系统，其中每一存储器组件进一步包含模式寄存器中的MBE旗标，所述MBE旗标是响应于处于所述有效电平的所述MBE信号而设置的，且其中所述控制器配置成重置所述旗标。14.根据权利要求8所述的系统，其中每一存储器组件进一步配置成响应于处于所述有效电平的所述MBE信号而...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：