与使用错误校正方法执行错误校正操作有关的半导体系统技术方案

一种与使用错误校正方法执行错误校正操作有关的半导体系统。该半导体系统包括：控制器，其被配置为：在写入操作中，通过多个输入/输出线中的至少任何一个来输出写入数据和写入错误码，以及在读取操作中，通过多个输入/输出线中的至少任何一个来接收读取数据和读取错误码，并根据读取数据是否经错误校正来检测多个输入/输出线的故障；以及半导体器件，其被配置为：在写入操作中，基于写入错误码来校正写入数据的错误，储存经错误校正的写入数据并储存写入错误码，以及在读取操作中，基于在写入操作中储存的写入错误码来校正写入数据的错误，将经错误校正的写入数据输出作为读取数据，以及将在写入操作中储存的写入错误码输出作为读取错误码。作为读取错误码。作为读取错误码。

【技术实现步骤摘要】
与使用错误校正方法执行错误校正操作有关的半导体系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年6月16日向韩国知识产权局提交的申请号为10
‑
2021
‑
0078361的韩国申请的优先权，其全部内容通过引用合并于此。


[0003]本公开的实施例总体上涉及半导体系统，以及与通过使用错误校正方法来执行对数据中包括的错误进行校正的错误校正操作相关的半导体系统。

技术介绍

[0004]近来，为了提高半导体器件的运行速度，已经使用了用于在每个时钟周期输入/输出包括多个比特位的数据的各种方案。在提高数据的输入/输出速度的情况下，在数据传输过程期间发生错误的概率也会增加。因此，额外需要一种用于确保数据传输的可靠性的单独的装置和方法。
[0005]例如，在每次传输数据时，使用产生能够检查错误发生的错误码并将错误码与数据一起传输的方法，从而确保数据传输的可靠性。错误码包括能够检测已发生的错误的错误检测码(EDC)和能够在错误发生时自我校正错误的错误校正码(ECC)。

技术实现思路

[0006]在一个实施例中，一种半导体系统可以包括：控制器，其被配置为：在写入操作中，通过多个输入/输出线中的至少任何一个来输出写入数据和写入错误码，以及在读取操作中，通过所述多个输入/输出线中的至少任何一个来接收读取数据和读取错误码，并根据所述读取数据是否经错误校正来检测多个输入/输出线的故障；以及半导体器件，其被配置为：在所述写入操作中，基于所述写入错误码来校正写入数据的错误，储存经错误校正的所述写入数据并储存所述写入错误码，以及在所述读取操作中，基于在写入操作中储存的写入错误码来校正所述写入数据的错误，将经错误校正的所述写入数据输出作为读取数据，并将在所述写入操作中储存的写入错误码输出作为读取错误码。
[0007]在一个实施例中，一种错误校正方法可以包括：根据命令的逻辑电平组合在写入操作期间，产生包括关于写入数据中所包括的错误的信息的写入错误码，并将所述写入数据和写入错误码输出到半导体器件；以及根据命令的逻辑电平组合在读取操作期间，从所述半导体器件接收读取数据和读取错误码，并基于所述读取错误码来校正所述读取数据中所包括的错误。
[0008]在一个实施例中，一种半导体系统可以包括：控制器，该控制器包括外部错误校正电路，该外部错误校正电路被配置为：在写入操作中，通过第一输入/输出线和第二输入/输出线输出第一数据和第二数据以及第一错误码和第二错误码；以及半导体器件，其包括内部错误校正电路以及第一存储器件和第二存储器件，该内部错误校正电路在写入操作中被配置为：通过第一输入/输出线接收第一数据和第一错误码，基于第一错误码来校正要被储
存在第一存储器件中的第一数据中所包括的错误，通过第二输入/输出线接收第二数据和第二错误码，以及基于第二错误码来校正要被储存在第二存储器件中的第二数据中所包括的错误。
[0009]在一个实施例中，一种错误校正方法可以包括：根据命令的逻辑电平组合在写入操作期间，产生包括关于第一数据中所包括的错误的信息的第一错误码，产生包括关于第一数据和第二数据中所包括的错误的信息的第二错误码，并将第一数据和第二数据以及第一错误码和第二错误码输出到半导体器件；以及根据命令的逻辑电平组合在读取操作期间，从所述半导体器件接收第三错误码和第四错误码以及第三数据和第四数据，并基于第四错误码来校正第三数据和第四数据中所包括的错误。
附图说明
[0010]图1是示出根据本公开的实施例的半导体系统的配置的框图。
[0011]图2是示出图1所示的控制器中所包括的外部错误校正电路的配置的框图。
[0012]图3是示出图1所示的半导体系统中所包括的半导体器件的配置的框图。
[0013]图4是示出图3所示的半导体器件中所包括的内部错误校正电路的配置的框图。
[0014]图5和图6是帮助解释图1所示的半导体系统的操作的时序图。
[0015]图7和图8是帮助解释根据本公开的实施例的错误校正方法的流程图。
[0016]图9是示出根据本公开的实施例的半导体系统的配置的框图。
[0017]图10是用于帮助解释根据本公开的实施例的数据和错误码的图。
[0018]图11和图12是帮助解释根据本公开的实施例的错误校正方法的流程图。
具体实施方式
[0019]术语“预设”是指当参数用于过程或算法中时，参数的数值是预先确定的。根据实施例，可以在过程或算法开始时或在过程或算法执行时设置所述参数的数值。
[0020]诸如“第一”和“第二”等用于区分各种组件的术语不受组件的限制。例如，第一组件可以被称为第二组件，反之亦然。
[0021]当一个组件被称为“耦接”或“连接”到另一组件时，应当理解，这些组件可以彼此直接耦接或连接，或者通过介于它们之间的另一组件而彼此耦接或连接。另一方面，当一个组件被称为“直接耦接”或“直接连接”到另一组件时，应当理解的是，这些组件彼此直接耦接或连接，而没有另一组件介于它们之间。
[0022]“逻辑高电平”和“逻辑低电平”用于描述信号的逻辑电平。具有“逻辑高电平”的信号与具有“逻辑低电平”的信号不同。例如，当具有第一电压的信号对应于“逻辑高电平”时，具有第二电压的信号可以对应于“逻辑低电平”。根据实施例，“逻辑高电平”可以被设置为高于“逻辑低电平”的电压。根据实施例，信号的逻辑电平可以被设置为不同的逻辑电平或相反的逻辑电平。例如，根据实施例可以将具有逻辑高电平的信号设置为具有逻辑低电平，并且根据实施例可以将具有逻辑低电平的信号设置为具有逻辑高电平。
[0023]以下，将通过实施例来描述本公开的教导。本公开的范围不受实施例的限制。
[0024]本公开的一些实施例涉及一种半导体系统，其中，在写入操作中，控制器通过输入/输出线向半导体器件输出数据和错误码，以及在读取操作中，控制器根据是否基于通过
输入/输出线从半导体器件输入的错误码对数据中所包括的错误进行校正来检测输入/输出线的故障。
[0025]通过根据本公开实施例的半导体系统，在写入操作中，控制器可以通过输入/输出线向半导体器件输出数据和错误码，以及在读取操作中，控制器可以根据是否基于通过输入/输出线从半导体器件输入的错误码对数据中所包括的错误进行校正来检测输入/输出线的故障。
[0026]此外，通过根据本公开的实施例的半导体系统，控制器和半导体器件中的每一个可以通过使用在控制器中产生的错误码来校正数据中所包括的错误，由此能够确保数据的可靠性。
[0027]此外，通过根据本公开实施例的错误校正方法，在写入操作中，控制器可以通过输入/输出线向半导体器件输出数据和错误码，以及在读取操作中，控制器可以根据是否基于通过输入/输出线从半导体器件输入的错误码对数据中所包括的错误进行校正来检测输入/输出线的故障。
[0028]此外，通过根据本公开实施例的错误校正方法，控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体系统，包括：控制器，其被配置为：在写入操作中，通过多个输入/输出线中的至少任何一个来输出写入数据和写入错误码，以及在读取操作中，通过所述多个输入/输出线中的至少任何一个来接收读取数据和读取错误码，并根据所述读取数据是否经错误校正来检测所述多个输入/输出线的故障；以及半导体器件，其被配置为：在所述写入操作中，基于所述写入错误码来校正所述写入数据的错误，储存经错误校正的所述写入数据并储存所述写入错误码，以及在所述读取操作中，基于在所述写入操作中储存的所述写入错误码来校正所述写入数据的错误，将经错误校正的所述写入数据输出作为所述读取数据，以及将在所述写入操作中储存的所述写入错误码输出作为所述读取错误码。2.根据权利要求所述1的半导体系统，其中，所述控制器包括外部错误校正电路，以及所述外部错误校正电路在所述写入操作中产生包括关于所述写入数据中所包括的错误的信息的所述写入错误码，以及在所述读取操作中基于所述读取错误码来校正所述读取数据的错误。3.根据权利要求2所述的半导体系统，其中，当所述外部错误校正电路校正所述读取数据中所包括的错误时，则所述控制器检测到在所述多个输入/输出线中发生故障，以及当所述外部错误校正电路没有校正所述读取数据中所包括的错误时，则所述控制器检测到在所述多个输入/输出线中没有发生故障。4.根据权利要求2所述的半导体系统，其中，所述外部错误校正电路包括：外部错误码发生器，其被配置为：在所述写入操作中，产生包括关于所述写入数据中所包括的错误的信息的所述写入错误码，以及在所述读取操作中，通过基于所述读取数据和所述读取错误码执行错误校正码ECC编码操作来产生外部校验子；外部校验子解码器，其被配置为：通过对所述外部校验子执行错误校正码ECC解码操作来产生外部错误校正信号；以及外部错误校正器，其被配置为：在所述写入操作中输出所述写入数据，以及在所述读取操作中，通过基于所述外部错误校正信号校正所述读取数据中所包括的错误来输出外部数据。5.根据权利要求1所述的半导体系统，其中，所述控制器输出用于执行所述写入操作和所述读取操作的命令、地址和时钟。6.根据权利要求5所述的半导体系统，其中，所述半导体器件包括：控制电路，其被配置为：基于与所述时钟同步的命令来产生用于执行所述写入操作的写入信号和用于执行所述读取操作的读取信号，以及从所述地址产生内部地址；内部错误校正电路，其被配置为：当所述写入信号被输入时，通过基于所述写入错误码校正所述写入数据中所包括的错误来产生内部写入数据，并从所述写入错误码来产生内部写入奇偶校验；以及当所述读取信号被输入时，通过基于内部读取奇偶校验校正内部读取数据中所包括的错误来产生所述读取数据，并从所述内部读取奇偶校验来产生所述读取错误码；以及
存储区，其被配置为：基于所述写入信号和所述内部地址来储存所述内部写入数据和所述内部写入奇偶校验，基于所述读取信号和所述内部地址将所储存的内部写入数据输出作为所述内部读取数据，以及将所储存的内部写入奇偶校验输出作为所述内部读取奇偶校验。7.根据权利要求6所述的半导体系统，其中，所述内部错误校正电路包括：内部错误码发生器，其被配置为：当所述写入信号被输入时，通过基于所述写入数据和所述写入错误码执行错误校正码ECC编码操作来产生内部校验子，并将所述写入错误码输出作为所述内部写入奇偶校验；以及当所述读取信号被输入时，通过基于所述内部读取数据和所述内部读取奇偶校验执行所述错误校正码ECC编码操作来产生所述内部校验子，并将所述内部读取奇偶校验输出作为所述读取错误码；内部校验子解码器，其被配置为：通过对所述内部校验子执行错误校正码ECC解码操作来产生内部错误校正信号；以及内部错误校正器，其被配置为：当所述写入信号被输入时，通过基于所述内部错误校正信号校正所述写入数据中所包括的错误来输出所述内部写入数据；以及当所述读取信号被输入时，通过基于所述内部错误校正信号校正所述内部读取数据中所包括的错误来输出所述读取数据。8.根据权利要求6所述的半导体系统，其中，所述存储区包括：数据区，其被配置为：根据所述写入信号和所述内部地址来储存所述内部写入数据，以及根据所述读取信号和所述内部地址将所储存的内部写入数据输出作为所述内部读取数据；以及奇偶校验区，其被配置为：根据所述写入信号和所述内部地址来储存所述内部写入奇偶校验，以及根据所述读取信号和所述内部地址将所储存的内部写入奇偶校验输出作为所述内部读取奇偶校验。9.一种错误校正方法，包括：根据命令的逻辑电平组合在写入操作期间，产生包括关于写入数据中所包括的错误的信息的写入错误码，以及将所述写入数据和所述写入错误码输出到半导体器件；以及根据所述命令的逻辑电平组合在读取操作期间，从所述半导体器件接收读取数据和读取错误码，以及基于所述读取错误码来校正所述读取数据中所包括的错误。10.根据权利要求9所述的错误校正方法，其中，在用于控制所述半导体器件的控制器中执行所述写入错误码的产生以及所述读取数据和所述读取错误码的接收。11.根据权利要求9所述的错误校正方法，其中，所述写入错误码的产生包括：检测所述命令的逻辑电平组合是否是用于所述写入操作的逻辑电平组合；在所述写入操作期间，产生包括关于所述写入数据中所包括的错误的信息的所述写入错误码；以及将所述写入数据和所述写入错误码输出到所述半导体器件。12.根据权利要求9所述的错误校正方法，其中，所述读取数据的接收包括：检测所述命令的逻辑电平组合是否是用于所述读取操作的逻辑电平组合；在所述读取操作期间，接收所述读取数据和所述读取错误码；基于所述读取错误码来检测所述读取数据中是否发生错误；
在基于所述读取错误码检测所述读取数据中是否发生错误的过程中，当检测到所述读取数据中发生错误时，校正所述读取数据中所包括的错误；以及将所述读取数据输出到主机。13.根据权利要求9所述的错误校正方法，还包括：根据所述命令的逻辑电平组合在所述写入操作期间，从所述控制器接收所述写入数据和所述写入错误码，储存通过基于所述写入错误码校正所述写入数据中所包括的错误而产生的内部写入数据，以及储存从所述写入错误码产生的内部写入奇偶校验；以及根据所述命令的逻辑电平组合在所述读取操作期间，通过基于从所储存的内部写入奇偶校验所产生的内部读取奇偶校验而校正从所述内部写入数据产生的内部读取数据中所包括的错误来输出所述读取数据。14.根据权利要求13所述的错误校正方法，其中，在所述半导体器件中执行所述写入数据的接收和所述读取数据的输出。15.根据权利要求13所述的错误校正方法，其中，所述写入数据的接收包括：检测所述命令的逻辑电平组合是否是用于所述写入操作的逻辑电平组合；在所述写入操作期间，基于所述写入错误码来检测所述写入数据中所包括的错误；当所述写入数据中发生错误时...

【专利技术属性】
技术研发人员：宋清基，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：