半导体器件及其制备方法技术

本发明专利技术提供一种半导体器件及其制备方法，所述制备方法提供一种新颖的半导体器件制备工艺，其能够在衬底内形成第一导线作为埋入式位线，并形成垂直晶体管及位于所述垂直晶体管上的电容结构，大大改善了现有的半导体器件的性能，满足小型化的需求。满足小型化的需求。满足小型化的需求。

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本专利技术涉及集成电路领域，尤其涉及一种半导体器件及其制备方法。

技术介绍

[0002]对具有高性能的廉价半导体器件的需求推动集成密度。反过来，增加的集成密度对半导体制造工艺提出了更高的要求。
[0003]组成集成电路的各个元件(例如，存储器单元)占据的面积影响二维(2D)或平面型半导体器件的集成密度。各个元件占据的面积很大程度上由用于定义各个元件及其互连的图案化技术的尺寸参数(例如，宽度，长度，间距，窄度，相邻间隔等)确定。近年来，提供越来越“精细”的图案需要开发和使用非常昂贵的图案形成设备。因此，当代半导体器件的集成密度的显著改进已经付出了相当大的代价，然而设计者仍然在与精细图案开发和制造的实际边界相抗衡。
[0004]随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战引起了诸如全环栅场效应晶体管(GAA FET)的三维设计的发展。
[0005]在全环栅场效应晶体管中，沟道区域的所有侧面都由栅电极包围，这允许沟道区域中更充分的耗尽，并且由于较陡的亚阈值电流摆幅(SS)和较小的漏致势垒降低(DIBL)而产生较少的短沟道效应。
[0006]随着晶体管尺寸不断缩小至10
‑
15nm以下的技术节点，需要对具有全环栅场效应晶体管的半导体器件进行进一步的改进，以满足需求。

技术实现思路

[0007]本专利技术所要解决的技术问题是，提供一种新颖的半导体器件及其制备方法，以满足需求。
[0008]为了解决上述问题，本专利技术提供了一种半导体器件的制备方法，其包括如下步骤：
[0009]提供衬底；
[0010]于所述衬底内形成第一导线；
[0011]于所述衬底上形成垂直晶体管区，所述垂直晶体管区包括导电柱，所述导电柱沿第一方向延伸，且包括第一端、第二端及设置在所述第一端及第二端之间的沟道区，所述第一端与所述第一导线电连接；
[0012]于所述垂直晶体管区上形成电容区，所述电容区包括沿所述第一方向延伸的鳍状底极板，所述鳍状底极板底部与所述导电柱的第二端电连接；
[0013]形成介质层，所述介质层至少覆盖所述沟道区的侧面及所述鳍状底极板的表面；
[0014]在所述垂直晶体管区，于所述介质层表面形成第二导线，所述第二导线包围所述导电柱的沟道区，在所述电容区，于所述介质层表面形成顶极板。
[0015]本专利技术还提供一种半导体器件，其包括：
[0016]衬底；
[0017]第一导线，设置在衬底内；
[0018]垂直晶体管，位于所述衬底上，所述垂直晶体管包括导电柱及第二导线，所述导电柱沿第一方向延伸，且包括第一端、第二端及设置在所述第一端及第二端之间的沟道区，所述第一端与所述第一导线电连接，所述第二导线沿第二方向延伸，且包围所述沟道区侧面，在所述第二导线与所述沟道区之间设置有介质层；
[0019]电容结构，位于所述垂直晶体管上，所述电容结构包括沿所述第一方向延伸的鳍状底极板、覆盖所述鳍状底极板的介质层及覆盖所述介质层的顶极板，所述鳍状底极板底部与所述导电柱的第二端电连接。
[0020]本专利技术的一优点在于，本专利技术制备方法提供一种新颖的半导体器件制备工艺，其能够在衬底内形成第一导线作为埋入式位线，并形成垂直晶体管及位于所述垂直晶体管上的电容结构，大大改善了现有的半导体器件的性能，满足小型化的需求。
[0021]本专利技术的另一优点在于，本专利技术半导体器件的制备方法能够制备垂直无结晶体管，其源极区、漏极区和沟道区的掺杂类型一致，不再形成PN结，因而避免了掺杂突变所产生的阈值电压漂移和漏电流增加等问题。同时，无结晶体管可以抑制短沟道效应，在几个纳米尺寸下仍然可以工作，可以进一步提高存储器的集成度和性能。
附图说明
[0022]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本专利技术一实施例提供的半导体器件的制备方法的步骤示意图；
[0024]图2A～图2F是本专利技术一实施例提供的在形成半导体器件的过程中主要的工艺结构示意图，其中，为了清楚说明本专利技术半导体器件的制备方法，在图中包含部分结构示意图；
[0025]图3是本专利技术一实施例提供的于衬底内形成浅沟槽隔离结构的工艺结构示意图；
[0026]图4A～图4B是本专利技术一实施例提供的形成所述垂直晶体管区的过程中主要的工艺结构示意图，其中，为了清楚说明本专利技术半导体器件的制备方法，在图中包含部分结构示意图；
[0027]图5A～图5C是本专利技术一实施例提供的形成所述电容区的过程中主要的工艺结构示意图，其中，为了清楚说明本专利技术半导体器件的制备方法，在图中包含部分结构示意图；
[0028]图6是本专利技术一实施例提供的导电柱的分布俯视图；
[0029]图7是本专利技术一实施例提供的电容结构的分布俯视图。
具体实施方式
[0030]为了使本申请的目的、技术手段及其效果更加清楚明确，以下将结合附图对本申请作进一步地阐述。应当理解，此处所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例，并不用于限定本申请。基于本申请中的实施例，本领域技术人员在没有做出创
造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0031]图1是本专利技术一实施例提供的半导体器件的制备方法的步骤示意图，请参阅图1，所述半导体器件的制备方法包括如下步骤：步骤S10，提供衬底；步骤S11，于所述衬底内形成第一导线；步骤S12，于所述衬底上形成垂直晶体管区，所述垂直晶体管区包括导电柱，所述导电柱沿第一方向延伸，且包括第一端、第二端及设置在所述第一端及第二端之间的沟道区，所述第一端与所述第一导线电连接；步骤S13，于所述垂直晶体管区上形成电容区，所述电容区包括沿所述第一方向延伸的鳍状底极板，所述鳍状底极板底部与所述导电柱的第二端电连接；步骤S14，形成介质层，所述介质层至少覆盖所述沟道区的侧面及所述鳍状底极板的表面；步骤S15，在所述垂直晶体管区，于所述介质层表面形成第二导线，所述第二导线包围所述导电柱的沟道区，在所述电容区，于所述介质层表面形成顶极板。
[0032]图2A～图2F是本专利技术一实施例提供的在形成半导体器件的过程中主要的工艺结构示意图，其中，为了清楚说明本专利技术半导体器件的制备方法，在图2A～图2F中包含部分结构示意图。
[0033]请参阅步骤S10及图2A，提供衬底200。
[0034]所述衬底200的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等
Ⅲ‑Ⅴ...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括如下步骤：提供衬底；于所述衬底内形成第一导线；于所述衬底上形成垂直晶体管区，所述垂直晶体管区包括导电柱，所述导电柱沿第一方向延伸，且包括第一端、第二端及设置在所述第一端及第二端之间的沟道区，所述第一端与所述第一导线电连接；于所述垂直晶体管区上形成电容区，所述电容区包括沿所述第一方向延伸的鳍状底极板，所述鳍状底极板底部与所述导电柱的第二端电连接；形成介质层，所述介质层至少覆盖所述沟道区的侧面及所述鳍状底极板的表面；在所述垂直晶体管区，于所述介质层表面形成第二导线，所述第二导线包围所述导电柱的沟道区，在所述电容区，于所述介质层表面形成顶极板。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述于所述衬底内形成第一导线的方法包括如下步骤：于所述衬底内形成浅沟槽隔离结构，所述衬底被所述浅沟槽隔离结构分隔为多个第一导线区；在所述第一导线区，对所述衬底执行离子注入，形成所述第一导线。3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述衬底与所述第一导线的导电类型不同。4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述于所述衬底上形成垂直晶体管区的方法包括如下步骤：于所述衬底表面形成堆叠结构，所述堆叠结构具有第一区域，在所述第一区域，所述堆叠结构包括沿第一方向堆叠设置的第一绝缘层、第一牺牲层及第二绝缘层；形成贯穿所述堆叠结构的至少一过孔，所述过孔暴露出所述第一导线；在所述第一区域，于所述过孔内形成所述导电柱，所述导电柱的第一端与所述第一绝缘层对应，沟道区与所述第一牺牲层对应，第二端与所述第二绝缘层对应。5.根据权利要求4所述的半导体器件的制备方法，其特征在于，在所述第一区域，于所述过孔内外延生长形成所述导电柱。6.根据权利要求4所述的半导体器件的制备方法，其特征在于，所述于所述垂直晶体管区上形成电容区的方法包括如下步骤：在所述于所述衬底表面形成堆叠结构的步骤中，所述堆叠结构还具有第二区域，所述第二区域设置在所述第一区域上，在所述第二区域，所述堆叠结构包括多层沿所述第一方向交替堆叠的第二牺牲层与第三绝缘层；在所述形成贯穿所述堆叠结构的过孔的步骤中，所述过孔还贯穿所述第二区域；在所述第一区域，于所述过孔内形成所述导电柱的步骤之后，以所述过孔为窗口，去除部分所述第三绝缘层，以在所述过孔侧壁形成凹陷；于所述过孔及所述凹陷内填充导电材料，形成鳍状底极板，其中，所述凹陷内填充的导电材料形成所述鳍状底极板的鳍。7.根据权利要求6所述的半导体器件的制备方法，其特征在于，所述于所述过孔及所述凹陷内填充导电材料，形成鳍状底极板的步骤之后，所述制备方法进一步包括：
形成开口，所述开口至少贯穿所述堆叠结构至所述第一绝缘层；以所述开口为窗口，去除所述第一牺牲层、第二牺牲层及第三绝缘层，在所述垂直晶体管区形成暴露所述沟道区侧面的沟槽，在所述电容区形成独立的鳍状底极板。8.根据权利要求7所述的半导体器件的制备方法，其特征在于，所述垂直晶体管区包括多个导电柱，所述多个导电柱沿第二方向及第三方向排布；在所述形成开口的步骤中，所述开口还形成于沿所述第三方向排布的导电柱之间，以隔离沿所述第三方向排布的导电柱。9.根据权利要求8所述的半导体器件的制备方法，其特征在于，所述开口贯穿所述第一绝缘层，并暴露出所述第一导线。10.根...

【专利技术属性】
技术研发人员：肖德元，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：