半导体器件及其制备方法、存储器和存储系统技术方案

本发明专利技术公开了一种半导体器件及其制备方法、存储器和存储系统，包括提供具有横向表面的衬底，在衬底一侧于相对横向表面的纵向上形成堆叠层，堆叠层包括由牺牲层和层间绝缘层交替堆叠的第一堆叠结构、以及由停止层和间隔层交替堆叠的底堆叠结构，堆叠层包括核心区以及台阶区，停止层包括第一停止层和第二停止层，第二停止层位于第一停止层上，在堆叠层的核心区形成纵向延伸的沟道孔，在沟道孔的侧壁内对第一停止层和第二停止层进行氧化处理，其中，对第一停止层进行氧化处理的氧化速率大于第二停止层进行氧化处理的氧化速率，采用本发明专利技术实施例，能够避免在沟道孔底部刻蚀时对沟道孔深处凿孔的均匀性产生影响，进而增加了沟道孔底部刻蚀的工艺窗口。底部刻蚀的工艺窗口。底部刻蚀的工艺窗口。

【技术实现步骤摘要】
半导体器件及其制备方法、存储器和存储系统


[0001]本专利技术涉及电子器件
，尤其涉及一种半导体器件及其制备方法、存储器和存储系统。

技术介绍

[0002]3D NAND(3D NAND FLASH MEMORY，三维存储器)是一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。
[0003]在3D NAND是采用垂直堆叠多层数据存储单元的方式，实现堆叠式的存储器结构。而随着堆叠层数的增加，对沟道孔轮廓的刻蚀控制也越来越难。
[0004]现有技术主要是通过刻蚀工艺来提高对沟道孔轮廓的刻蚀控制的精准度。然而，由于刻蚀工艺对SiN(氮化硅)、OX(氧化物)和Poly(多晶硅)的选择比较低，使得在存储器结构的基底上形成的凿孔的均匀度较差，从而影响后续背面引出结构的相关制备工艺。

技术实现思路

[0005]本公开的目的是提供一种半导体器件及其制备方法、存储器和存储系统，以解决刻蚀工艺导致基底上形成的凿孔的均匀度差的问题。
[0006]在第一方面，为实现上述目的，本公开提供了一种半导体器件的制备方法，包括：
[0007]提供衬底，所述衬底具有横向表面；
[0008]在所述衬底一侧于相对所述横向表面的纵向上形成堆叠层，所述堆叠层包括由牺牲层和层间绝缘层交替堆叠的第一堆叠结构、以及由停止层和间隔层交替堆叠的底堆叠结构，所述堆叠层包括核心区以及台阶区，所述停止层包括第一停止层和第二停止层，所述第二停止层位于所述第一停止层上；
[0009]在所述堆叠层的所述核心区形成纵向延伸的沟道孔；
[0010]在所述沟道孔的侧壁内对所述第一停止层和所述第二停止层进行氧化处理，其中，对所述第一停止层进行氧化处理的氧化速率大于所述第二停止层进行氧化处理的氧化速率。
[0011]在一些实施例中，所述在所述沟道孔的侧壁内对所述第一停止层和所述第二停止层进行氧化处理的步骤，还包括：
[0012]在所述沟道孔的侧壁内对应于所述第一停止层和所述第二停止层的第一部位与第二部位分别形成第一凸起结构和第二凸起结构，所述第二凸起结构在所述横向上的长度小于所述第一凸起结构在所述横向上的长度。
[0013]在一些实施例中，所述在所述衬底一侧于相对所述横向表面的纵向上形成堆叠层的步骤，还包括：
[0014]对所述第一停止层进行磷掺杂；
[0015]对所述第二停止层进行碳掺杂。
[0016]在一些实施例中，所述在所述衬底一侧于相对所述横向表面的纵向上形成堆叠层
的步骤，还包括：
[0017]采用氨气对所述第二停止层进行表面处理。
[0018]在一些实施例中，所述第一凸起结构在所述沟道孔内的凸起部分在所述纵向上形成缝隙，所述半导体器件的制备方法，还包括：
[0019]在所述沟道孔内形成存储功能层，所述存储功能层附着于所述沟道孔整个内壁，且完全填充所述缝隙；
[0020]在所述第一凸起结构以上的所述沟道孔内依次形成沟道层和绝缘层。
[0021]在一些实施例中，所述第一凸起结构在所述沟道孔内的凸起部分在所述纵向上不形成有缝隙，所述半导体器件的制备方法，还包括：
[0022]在所述第一凸起结构以上的所述沟道孔内依次形成存储功能层、沟道层和绝缘层。
[0023]在一些实施例中，所述半导体器件的制备方法，还包括：
[0024]在所述台阶区形成纵向贯穿所述堆叠层的伪沟道孔；
[0025]在所述伪沟道孔的侧壁内对所述第一停止层进行氧化处理，并在所述伪沟道孔底部的侧壁与所述第一停止层对应的部位形成第三凸起结构；
[0026]对形成有所述第三凸起结构的所述伪沟道孔进行填充处理，以形成伪沟道结构。
[0027]在一些实施例中，所述第三凸起结构在所述伪沟道孔内的凸起部分在所述纵向上不形成有缝隙。
[0028]在一些实施例中，所述半导体器件的制备方法，还包括：
[0029]形成纵向贯穿所述堆叠层的栅线隔离结构；
[0030]在所述台阶区形成纵向贯穿所述底堆叠结构的触点结构；
[0031]去除所述衬底以及所述衬底和所述第二停止层之间的底堆叠结构，并露出所述沟道层的底面；
[0032]在所述沟道层的底面与所述第二停止层上形成源区。
[0033]在一些实施例中，在所述在所述沟道层的底面与所述第二停止层上形成源区的步骤之后，所述半导体器件的制备方法，还包括：
[0034]在所述源区的底面形成绝缘结构，并在所述绝缘结构的底面形成分别与所述触点结构、所述源区连接的导电结构。
[0035]在一些实施例中，所述在所述台阶区形成纵向贯穿所述底堆叠结构的触点结构的步骤，包括：
[0036]在所述台阶区形成覆盖所述堆叠层的介质层；
[0037]在所述台阶区形成纵向贯穿所述介质层并延伸至所述第二停止层的接触孔；
[0038]在所述接触孔中沉积导电材料形成触点结构。
[0039]在第二方面，为了解决相同的技术问题，本公开提供了一种半导体器件，包括：
[0040]堆栈结构，所述堆栈结构包括在纵向上由栅极层和层间绝缘层交替堆叠的第一堆叠结构、以及具有停止层的底堆叠结构，所述堆栈结构并在横向上包括核心区以及台阶区，且位于所述核心区的所述堆栈结构形成有纵向延伸的沟道孔；
[0041]源区，所述源区位于所述堆栈结构的底部，且与所述底堆叠结构的所述停止层相接触；以及
[0042]沟道结构，所述沟道结构位于所述沟道孔中，且包括沿所述沟道孔内壁形成的存储功能层、沟道层以及绝缘层；
[0043]其中，所述沟道孔的侧壁内对应于与所述停止层的部位形成有凸起结构，而使所述沟道结构在所述部位的内径小于其他部位的内径，且所述沟道层具有伸入所述源区中的底面。
[0044]在一些实施例中，所述半导体器件还包括：
[0045]导电结构，所述导电结构位于所述源区的底部，并与所述源区电连接；
[0046]绝缘结构，所述绝缘结构位于所述源区和所述导电结构之间，并设有供所述导电结构与所述源区连接的通孔。
[0047]在一些实施例中，所述半导体器件还包括：
[0048]所述半导体器件还包括：
[0049]栅线隔离结构，所述栅线隔离结构纵向贯穿所述核心区的所述堆栈结构并延伸至所述源区中。
[0050]在一些实施例中，所述半导体器件还包括：
[0051]介质层，所述介质层覆盖所述台阶区的堆栈结构；以及
[0052]触点结构，所述触点结构纵向贯穿所述介质层，并延伸至对应于所述停止层横向面的位置，且与所述导电结构相连接。
[0053]在一些实施例中，所述半导体器件还包括：
[0054]伪沟道结构，所述伪沟道结构纵向贯穿所述台阶区的所述堆栈结构，且在对应于所述停止层横向面的位置，具有与所述源区相接触的伪沟道结构底面。
[0055]在一些实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供衬底，所述衬底具有横向表面；在所述衬底一侧于相对所述横向表面的纵向上形成堆叠层，所述堆叠层包括由牺牲层和层间绝缘层交替堆叠的第一堆叠结构、以及由停止层和间隔层交替堆叠的底堆叠结构，所述堆叠层包括核心区以及台阶区，所述停止层包括第一停止层和第二停止层，所述第二停止层位于所述第一停止层上；在所述堆叠层的所述核心区形成纵向延伸的沟道孔；在所述沟道孔的侧壁内对所述第一停止层和所述第二停止层进行氧化处理，其中，对所述第一停止层进行氧化处理的氧化速率大于所述第二停止层进行氧化处理的氧化速率。2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述在所述沟道孔的侧壁内对所述第一停止层和所述第二停止层进行氧化处理的步骤，还包括：在所述沟道孔的侧壁内对应于所述第一停止层和所述第二停止层的第一部位与第二部位分别形成第一凸起结构和第二凸起结构，所述第二凸起结构在所述横向上的长度小于所述第一凸起结构在所述横向上的长度。3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述在所述衬底一侧于相对所述横向表面的纵向上形成堆叠层的步骤，还包括：对所述第一停止层进行磷掺杂；对所述第二停止层进行碳掺杂。4.如权利要求3所述的半导体器件的制备方法，其特征在于，所述在所述衬底一侧于相对所述横向表面的纵向上形成堆叠层的步骤，还包括：采用氨气对所述第二停止层进行表面处理。5.如权利要求2所述的半导体器件的制备方法，其特征在于，所述第一凸起结构在所述沟道孔内的凸起部分在所述纵向上形成缝隙，所述半导体器件的制备方法，还包括：在所述沟道孔内形成存储功能层，所述存储功能层附着于所述沟道孔整个内壁，且完全填充所述缝隙；在所述第一凸起结构以上的所述沟道孔内依次形成沟道层和绝缘层。6.如权利要求2所述的半导体器件的制备方法，其特征在于，所述第一凸起结构在所述沟道孔内的凸起部分在所述纵向上不形成有缝隙，所述半导体器件的制备方法，还包括：在所述第一凸起结构以上的所述沟道孔内依次形成存储功能层、沟道层和绝缘层。7.如权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体器件的制备方法，还包括：在所述台阶区形成纵向贯穿所述堆叠层的伪沟道孔；在所述伪沟道孔的侧壁内对所述第一停止层进行氧化处理，并在所述伪沟道孔底部的侧壁与所述第一停止层对应的部位形成第三凸起结构；对形成有所述第三凸起结构的所述伪沟道孔进行填充处理，以形成伪沟道结构。8.如权利要求7所述的半导体器件的制备方法，其特征在于，所述第三凸起结构在所述伪沟道孔内的凸起部分在所述纵向上不形成有缝隙。9.如权利要求5或6所述的半导体器件的制备方法，其特征在于，所述半导体器件的制备方法，还包括：
形成纵向贯穿所述堆叠层的栅线隔离结构；在所述台阶区形成纵向贯穿所述底堆叠结构的触点结构；去除所述衬底以及所述衬底和所述第二停止层之间的底堆叠结构，并露出所述沟道层的底面；在所述沟道层的底面与所述第二停止层上形成源区。10.如权利要求9所述的半导体器件的制备方法，其特征在于，在所述在所述沟道层的...

【专利技术属性】
技术研发人员：吴林春，李思晢，孔翠翠，张坤，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：