半导体器件及其制备方法、存储器和存储系统技术方案

本发明专利技术公开了一种半导体器件及其制备方法、存储器和存储系统，该方法包括提供衬底，在衬底一侧于相对横向表面的纵向上形成堆叠层，堆叠层包括间隔叠层，间隔叠层包括第一停止层与第二停止层，且第一停止层包括位于第一区域的第一停止层易氧化区，以及位于第二区域的第一停止层非掺杂区，在第一区域的堆叠层中形成沟道孔的侧壁内对第一停止层易氧化区和第二停止层进行氧化处理，其中第一停止层易氧化区的氧化速率大于第二停止层的氧化速率，从而能够在对沟道孔底部进行氧化处理时，实现沟道孔在与第一停止层对应的部位处形成凸起结构以减少沟道孔的深度，避免在沟道孔底部刻蚀时对沟道孔深处凿孔的均匀性产生影响，增加沟道孔底部刻蚀的工艺窗口。底部刻蚀的工艺窗口。底部刻蚀的工艺窗口。

【技术实现步骤摘要】
半导体器件及其制备方法、存储器和存储系统


[0001]本公开涉及电子器件
，尤其涉及一种半导体器件及其制备方法、存储器和存储系统。

技术介绍

[0002]3D NAND(3D NAND FLASH MEMORY，三维存储器)是一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。
[0003]在3D NAND是采用垂直堆叠多层数据存储单元的方式，实现堆叠式的存储器结构。而随着堆叠层数的增加，对沟道孔轮廓的刻蚀控制也越来越难。
[0004]现有技术主要是通过刻蚀工艺来提高对沟道孔轮廓的刻蚀控制的精准度。然而，由于刻蚀工艺对SiN(氮化硅)、OX(氧化物)和Poly(多晶硅)的选择比较低，使得在存储器结构的基底上形成的凿孔的均匀度较差，从而影响后续背面引出结构的相关制备工艺。

技术实现思路

[0005]本公开的目的是提供一种半导体器件及其制备方法、存储器和存储系统，以解决刻蚀工艺导致基底上形成的凿孔的均匀度差的问题。
[0006]在第一方面，为实现上述目的，本公开提供了一种半导体器件的制备方法，包括：
[0007]提供衬底，所述衬底具有横向表面，所述衬底在所述横向上包括位于第一区域以及第二区域的部分；
[0008]在所述衬底一侧于相对所述横向表面的纵向上形成堆叠层，所述堆叠层包括间隔叠层与第一堆叠结构，所述间隔叠层包括第一停止层与第二停止层，且所述第一停止层包括位于所述第一区域的第一停止层易氧化区，以及位于所述第二区域的第一停止层非掺杂区；
[0009]在所述第一区域的所述堆叠层中形成伸入所述间隔叠层的沟道孔；
[0010]在所述沟道孔的侧壁内对所述第一停止层易氧化区和所述第二停止层进行氧化处理，其中，对所述第一停止层易氧化区进行氧化处理的氧化速率大于所述第二停止层进行氧化处理的氧化速率。
[0011]在一些实施例中，所述半导体器件的制备方法，还包括：
[0012]在所述沟道孔内形成沟道结构，并在位于所述第二区域的所述堆叠层中，形成伪沟道结构与栅线隔离结构二者至少其中之一；所述沟道结构包括沟道层，所述沟道层具有横向底面，且所述第二停止层与所述沟道结构交会的部位形成有第二凸起结构，而使所述沟道结构在对应于所述第二凸起结构的部位的内径小于其他部位的内径；
[0013]去除所述衬底，以及位于所述第一区域中介于所述衬底和所述第二停止层之间，和位于所述第二区域中介于所述衬底和所述第一停止层非掺杂区之间的各层，并露出所述沟道层的所述底面、位于所述第一区域内的第二停止层以及位于所述第二区域内的所述第一停止层非掺杂区；
[0014]形成源区，所述源区覆盖所述沟道层的所述底面、所述第一区域内的第二停止层与所述第一停止层非掺杂区。
[0015]在一些实施例中，所述在所述沟道孔的侧壁内对所述第一停止层易氧化区和所述第二停止层进行氧化处理的步骤，还包括：
[0016]在所述第一停止层易氧化区与所述沟道孔交会的部位形成突出所述沟道孔的第一凸起结构，所述第一凸起结构突出所述沟道孔的横向长度大于所述第二凸起结构突出所述沟道孔的横向长度。
[0017]在一些实施例中，所述形成堆叠层的步骤，还包括：
[0018]对所述第一停止层易氧化区进行磷掺杂，以及
[0019]对所述第二停止层进行碳掺杂。
[0020]在一些实施例中，所述形成堆叠层的步骤还包括：
[0021]对所述第一停止层易氧化区进行磷掺杂，以及
[0022]对所述第二停止层进行氨气表面处理。
[0023]在一些实施例中，所述第一凸起结构在所述沟道孔内于所述纵向上形成缝隙，且所述形成沟道结构的步骤包括：
[0024]在所述沟道孔内形成附着于所述沟道孔内壁、且完全填充所述缝隙的存储功能层；
[0025]在所述沟道孔内于所述存储功能层上依次形成所述沟道层和绝缘层。
[0026]在一些实施例中，所述第一凸起结构在所述沟道孔内封闭所述沟道孔而形成沟道孔底部，且所述形成沟道结构的步骤包括：
[0027]在所述沟道孔内及所述沟道孔底部上形成存储功能层、所述沟道层和绝缘层。
[0028]在一些实施例中，所述半导体器件的制备方法，还包括：
[0029]在所述第二区域形成纵向延伸入所述间隔叠层与所述衬底的所述伪沟道结构与所述栅线隔离结构二者至少其中之一的另一者。
[0030]在一些实施例中，所述半导体器件的制备方法，还包括：
[0031]在所述第二区域的所述堆叠层中形成台阶结构；
[0032]在所述第二区域形成覆盖所述台阶结构的介质层；
[0033]形成纵向贯穿所述介质层而停止在所述第二停止层的接触孔；以及
[0034]在所述接触孔中沉积导电材料形成触点结构。
[0035]在一些实施例中，在所述形成源区的步骤之后，所述半导体器件的制备方法，还包括：
[0036]在所述源区的背离所述堆叠层的底面形成绝缘结构；
[0037]在所述绝缘结构的底面形成分别与所述触点结构、所述源区连接的导电结构。
[0038]在第二方面，为了解决相同的技术问题，本公开提供了一种半导体器件，包括：
[0039]源区，所述源区具有横向底表面，所述源区在所述横向上包括位于第一区域以及第二区域的部分；
[0040]堆栈结构，位于所述源区背离所述底表面的上方，所述堆栈结构包括间隔叠层与第一堆栈结构，所述间隔叠层包括第二停止层与位于所述第二区域的第一停止层，且位于所述第一区域的所述第二停止层、所述第一停止层与所述源区相接触；
[0041]位于所述第一区域的所述第一堆栈结构中、且纵向延伸至所述源区的沟道结构，且所述沟道结构包括沟道层，所述沟道层具有横向底面；
[0042]其中，所述第二停止层与所述沟道结构交会的部位形成有第二凸起结构，而使所述沟道结构在对应于所述第二凸起结构的部位的内径小于其他部位的内径。
[0043]在一些实施例中，所述半导体器件还包括：
[0044]位于所述第二区域的所述第一堆栈结构中、且纵向延伸入所述间隔叠层的伪沟道结构与栅线隔离结构二者至少其中之一。
[0045]在一些实施例中，所述第一停止层易氧化区具有磷掺杂，以及所述第二停止层具有碳掺杂。
[0046]在一些实施例中，所述第一停止层易氧化区具有磷掺杂，以及所述第二停止层具有氨成分。
[0047]在一些实施例中，所述半导体器件还包括：
[0048]导电结构，所述导电结构位于所述源区的底部，并与所述源区电连接；
[0049]绝缘结构，所述绝缘结构位于所述源区和所述导电结构之间，并设有供所述导电结构与所述源区连接的通孔。
[0050]在一些实施例中，所述半导体器件还包括：
[0051]位于所述第二区域的所述伪沟道结构与所述栅线隔离结构二者至少其中之一的另一者，且所述伪沟道结构与所述栅线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供衬底，所述衬底具有横向表面，所述衬底在所述横向上包括位于第一区域以及第二区域的部分；在所述衬底一侧于相对所述横向表面的纵向上形成堆叠层，所述堆叠层包括间隔叠层与第一堆叠结构，所述间隔叠层包括第一停止层与第二停止层，且所述第一停止层包括位于所述第一区域的第一停止层易氧化区，以及位于所述第二区域的第一停止层非掺杂区；在所述第一区域的所述堆叠层中形成伸入所述间隔叠层的沟道孔；在所述沟道孔的侧壁内对所述第一停止层易氧化区和所述第二停止层进行氧化处理，其中，对所述第一停止层易氧化区进行氧化处理的氧化速率大于所述第二停止层进行氧化处理的氧化速率。2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体器件的制备方法，还包括：在所述沟道孔内形成沟道结构，并在位于所述第二区域的所述堆叠层中，形成伪沟道结构与栅线隔离结构二者至少其中之一；所述沟道结构包括沟道层，所述沟道层具有横向底面，且所述第二停止层与所述沟道结构交会的部位形成有第二凸起结构，而使所述沟道结构在对应于所述第二凸起结构的部位的内径小于其他部位的内径；去除所述衬底，以及位于所述第一区域中介于所述衬底和所述第二停止层之间，和位于所述第二区域中介于所述衬底和所述第一停止层非掺杂区之间的各层，并露出所述沟道层的所述底面、位于所述第一区域内的第二停止层以及位于所述第二区域内的所述第一停止层非掺杂区；形成源区，所述源区覆盖所述沟道层的所述底面、所述第一区域内的第二停止层与所述第一停止层非掺杂区。3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述在所述沟道孔的侧壁内对所述第一停止层易氧化区和所述第二停止层进行氧化处理的步骤，还包括：在所述第一停止层易氧化区与所述沟道孔交会的部位形成突出所述沟道孔的第一凸起结构，所述第一凸起结构突出所述沟道孔的横向长度大于所述第二凸起结构突出所述沟道孔的横向长度。4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述形成堆叠层的步骤，还包括：对所述第一停止层易氧化区进行磷掺杂，以及对所述第二停止层进行碳掺杂。5.如权利要求1所述的半导体器件的制备方法，其特征在于，所述形成堆叠层的步骤还包括：对所述第一停止层易氧化区进行磷掺杂，以及对所述第二停止层进行氨气表面处理。6.如权利要求3所述的半导体器件的制备方法，其特征在于，所述第一凸起结构在所述沟道孔内于所述纵向上形成缝隙，且所述形成沟道结构的步骤包括：在所述沟道孔内形成附着于所述沟道孔内壁、且完全填充所述缝隙的存储功能层；在所述沟道孔内于所述存储功能层上依次形成所述沟道层和绝缘层。
7.如权利要求3所述的半导体器件的制备方法，其特征在于，所述第一凸起结构在所述沟道孔内封闭所述沟道孔而形成沟道孔的底部，且所述形成沟道结构的步骤包括：在所述沟道孔内及所述沟道孔的底部上形成存储功能层、所述沟道层和绝缘层。8.如权利要求2所述的半导体器件的制备方法，其特征在于，所述半导体器件的制备方法，还包括：在所述第二区域形成纵向延伸入所述间隔叠层与所述衬底的所述伪沟道结构与所述栅线隔离结构二者至少其中之一的另一者。9.如权利要求2所述的半导体器件的制备...

【专利技术属性】
技术研发人员：吴林春，周文犀，吴双双，韩玉辉，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：