存储器的坏块检测方法、测试设备及存储介质技术

本申请公开一种存储器的坏块检测方法、测试设备及存储介质，涉及半导体技术领域，旨在解决老化测试的测试时间较长的问题。本申请提供的坏块检测方法包括：从被测存储器的坏块表中获取被测存储器的第一坏块信息；响应于第一模式指令，向被测存储器提供第一编程阈值电压，第一编程阈值电压处于被测存储器的第一编程阈值电压区间；响应于坏块检测指令，对被测存储器的存储芯片中的块进行检测操作，检测操作包括以下至少一种操作：擦除操作、编程操作和读取操作；获取检测结果，并根据检测结果获取被测存储器的第二坏块信息。取被测存储器的第二坏块信息。取被测存储器的第二坏块信息。

【技术实现步骤摘要】
存储器的坏块检测方法、测试设备及存储介质


[0001]本申请涉及半导体
，具体涉及一种存储器的坏块检测方法、测试设备及存储介质。

技术介绍

[0002]存储器有一定的失效概率，其失效概率与使用次数之间的关系符合浴缸曲线(又称U型曲线)的特性，即开始使用时存储器的失效概率高，当经过一定使用次数后失效概率大幅降低，直到接近或达到其使用寿命后，存储器的失效概率又会升高。目前，一般通过老化(burn in)测试来加速存储器失效的过程，从而筛选出良品。老化测试的方案是给被测存储器供给电源信号和测试信号，在高低温或常温下让被测存储器连续不间断地工作一定的时间，由此来加速被测存储器的失效过程。然而，老化测试一般使用随机模式(random pattern)对被测存储器提供多种不同的编程阈值电压，导致编程或擦除(P/E)循环次数多，测试时间较长。

技术实现思路

[0003]鉴于此，本申请提供一种存储器的坏块检测方法、测试设备及存储介质，以减少循环次数，从而减少测试时间。
[0004]本申请第一方面提供一种存储器的坏块检测方法，坏块检测方法包括：从被测存储器的坏块表中获取被测存储器的第一坏块信息；响应于第一模式指令，向被测存储器提供第一编程阈值电压，第一编程阈值电压处于被测存储器的第一编程阈值电压区间；响应于坏块检测指令，对被测存储器的存储芯片中的块进行检测操作，检测操作包括以下至少一种操作：擦除操作、编程操作和读取操作；获取检测结果，并根据检测结果获取被测存储器的第二坏块信息。
[0005]采用本申请实施例的坏块检测方法，将状态模式设置为输出第一编程阈值电压的模式，在擦除或编程或读取(E/P/R)循环中仅提供第一编程阈值电压，而不必提供其他编程阈值电压，从而可以省略提供其他编程阈值电压的测试过程，减少E/P/R循环次数，进而减少测试时间，提升测试效率。
[0006]在其中一种实施方式中，第一编程阈值电压区间为被测存储器的最大编程阈值电压区间。
[0007]采用本申请实施例的坏块检测方法，提供处于最大编程阈值电压区间的最大编程阈值电压可使每个存储单元的电子数量达到最大取值范围，从而使被测存储器的隧穿氧化层(tunnel oxide)和电荷捕获层(charge trap)的应力(stress)达到最大取值范围，进而可加速存储器失效的过程，减少测试时间。
[0008]本申请第二方面提供一种测试设备，测试设备包括处理器和存储器，当处理器执行存储于存储器中的计算机程序或代码时，实现本申请实施例的坏块检测方法。
[0009]本申请第三方面提供一种存储介质，用于存储计算机程序或代码，当计算机程序
或代码被处理器执行时，实现本申请实施例的坏块检测方法。
[0010]可以理解，本申请第二方面提供的测试设备和第三方面提供的存储介质均与本申请第一方面提供的坏块检测方法的具体实施方式和有益效果大致相同，此处不再赘述。
附图说明
[0011]图1是三层式储存的编程阈值电压的概率密度分布示意图。
[0012]图2是本申请提供的测试系统的结构示意图。
[0013]图3是图2中的控制逻辑电路的结构示意图。
[0014]图4是本申请提供的坏块检测方法的流程图。
[0015]图5是本申请一个实施例的坏块检测方法的流程图。
[0016]图6是对比试验中实施例的流程图。
[0017]图7是图6的实施例的检测结果示意图。
[0018]图8是对比试验中对比例的流程图。
[0019]图9是图8的对比例的检测结果示意图。
[0020]主要元件符号说明
[0021]测试系统
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
10
[0022]测试设备
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
100
[0023]处理器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110
[0024]存储器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
120
[0025]被测存储器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
200
[0026]存储器单元阵列
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
210
[0027]解码器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
220
[0028]页缓冲器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
230
[0029]输入/输出缓冲器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
240
[0030]控制逻辑电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
250
[0031]输入/输出控制电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
251
[0032]状态寄存器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
252
[0033]地址寄存器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
253
[0034]指令寄存器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
254
[0035]存储芯片控制电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
255
[0036]电压生成器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
256
[0037]坏块表
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
257
[0038]标志生成器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
258
具体实施方式
[0039]需要说明的是，本申请实施例中“至少一个”是指一个或者多个，“多个”是指两个或多于两个。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。本申请的说明书和权利要求书及附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是
用于区别类似的对象，而不是用于描述特定的顺序或先后次序。
[0040]另外需要说明的是，本申请实施例中公开的方法或流程图所示出的方法，包括用于实现方法的一个或多个步骤，在不脱离权利要求的范围的情况下，多个步骤的执行顺序可以彼此互换，其中某些步骤也可以被删除。
[0041]下面对本申请实施例中的部分技术术语进行说明。
[0042]1，坏块(Bad Block，BB)
[0043]坏块是指在固态硬盘(Solid State Drives，SSD)与非门闪存(Nand flash)中出现某些flash区域不能进行擦除和编程操作，称这样的一个单位区域为一个坏块。而由于Nand flash中的读取和编程操作是以页(page)为单位，擦除操作是以块(block)为单位，且编程操作之前必须要先进行擦除操作。因此，一个最小的可操作单位即为一个block，整个block中产生本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器的坏块检测方法，其特征在于，所述坏块检测方法包括：从被测存储器的坏块表中获取所述被测存储器的第一坏块信息；响应于第一模式指令，向所述被测存储器提供第一编程阈值电压，所述第一编程阈值电压处于所述被测存储器的第一编程阈值电压区间；响应于坏块检测指令，对所述被测存储器的存储芯片中的块进行检测操作，所述检测操作包括以下至少一种操作：擦除操作、编程操作和读取操作；获取检测结果，并根据所述检测结果获取所述被测存储器的第二坏块信息。2.如权利要求1所述的坏块检测方法，其特征在于，所述第一模式指令包括所述被测存储器的第一状态位，所述第一状态位对应所述被测存储器的第一编程阈值电压区间。3.如权利要求1所述的坏块检测方法，其特征在于，所述第一编程阈值电压区间为所述被测存储器的最大编程阈值电压区间。4.如权利要求1所述的坏块检测方法，其特征在于，所述坏块检测指令包括擦除指令、编程指令和读取指令，所述擦除指令用于对所述被测存储器的存储芯片中的块进行擦除操作，所述编程指令用于对所述被测存储器的存储芯片中的块进行编程操作，所述读取指令用于对所述被测存储器的存储芯片中的块进行读取操作。5.如权利要求4所述的坏块检测方法，其特征在于，所述响应于坏块检测指令，对所述被测存储器的存储芯片中的块进行检测操作，及获取检测结果，并根据所述检测结果获取所述被测存储器的第二坏块信息，包括：响应于第一擦除指令，对所述被测存储器的存储芯片中的第一块进行擦除操作；获取对所述第一块进行擦除操作的第一检测结果；根据所述第一检测结果确定所述第一块是否为坏块。6.如权利要求5所述的坏...

【专利技术属性】
技术研发人员：陶伟，
申请(专利权)人：上海江波龙数字技术有限公司，
类型：发明
国别省市：