集成电路器件及其制造方法以及芯片封装件技术

本申请的实施例提供了一种集成电路(IC)器件，其包括具有半导体衬底的芯片，和嵌入半导体衬底中的热电模块，其中，热电模块包括第一半导体结构，第一半导体结构电连接至第二半导体结构，其中，热电模块的底部延伸穿过半导体衬底的厚度，并且其中，第一半导体结构和第二半导体结构包括不同导电类型的掺杂剂。根据本申请的另一个实施例，还提供了芯片封装件。根据本申请的又一个实施例，还提供了用于制造集成电路器件的方法。集成电路器件的方法。集成电路器件的方法。

【技术实现步骤摘要】
集成电路器件及其制造方法以及芯片封装件


[0001]本申请的实施例涉及芯片封装件、集成电路器件以及用于制造集成电路器件的方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了快速增长。IC设计和材料方面的技术进步已经产生了几代IC，其中每一代都比前几代具有更小、更复杂的电路。在IC发展的过程中，通常是功能密度(即每个芯片区域的互连器件的数量)增加了，而几何尺寸(即可以使用制造工艺产生的最小部件(或者导线))却减小了。
[0003]随着半导体器件继续按比例缩小，可能会出现制造方面的挑战。例如，IC封装中现有的冷却器件的工艺不够简单，可能依赖外部冷却系统来降低其工作温度。因此，尽管现有的半导体制造方法通常足以满足其预期目的，但其并非在各个方面都完全令人满意。

技术实现思路

[0004]根据本申请的实施例，提供了一种集成电路器件，包括：芯片，包括半导体衬底；以及热电模块，嵌入半导体衬底中，其中，热电模块包括第一半导体结构，第一半导体结构电连接至第二半导体结构，其中，热电模块的底部延伸穿过半导体衬底的厚度，并且其中，第一半导体结构和第二半导体结构包括不同导电类型的掺杂剂。
[0005]根据本申请的另一个实施例，提供了一种芯片封装件，包括：底部芯片，包括第一衬底；顶部芯片，电接合至底部芯片，其中，顶部芯片包括第二衬底；以及热电器件，嵌入第二衬底中，其中，热电器件包括n型结构，n型结构连接至p型结构，并且其中，每个n型结构和p型结构延伸至接触底部芯片。
[0006]根据本申请的又一个实施例，提供了一种用于制造集成电路器件的方法，包括：形成延伸至衬底中的第一半导体结构；形成延伸至衬底中并且邻接第一半导体结构的第二半导体结构，其中，第一半导体结构和第二半导体结构包括不同导电类型的掺杂剂；以及形成沿着每个第一半导体结构和第二半导体结构的侧壁的介电衬垫。
[0007]本申请的实施例涉及半导体器件的热电冷却。
附图说明
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1是根据本专利技术的各个方面的示例性集成芯片封装件(或其部分)的示意图；
[0010]图2A、图3A、图3B、图3C、图5A、图5B、图8A、图8B、图8C、图8D、图8E、图8F、图9A、图9B、图10E、图10F、图10G、和图10H是根据本专利技术的各个方面的示例性集成芯片封装件(或其部分)的截面图；
[0011]图2B和图2C是根据本专利技术的各个方面的示例性集成芯片封装件(或其部分)的操作的示意图；
[0012]图2D是根据本专利技术的各个方面的用于使用示例性集成芯片封装件(或其部分)的方法的流程图；
[0013]图4A、图4B、图6A、图6B、图7A、图7B、图7C、图7D、图10A、图10B、图10C、和图10D是根据本专利技术的各个方面的示例性集成芯片封装件(或其部分)的平面俯视图；
[0014]图11是根据本专利技术的各个方面的用于制造示例性集成芯片封装件的方法的流程图；
[0015]图12是根据本专利技术的各个方面的用于制造示例性集成芯片封装件(或其部分)的方法的流程图；
[0016]图13A、图13B、图13C、图13D、图13E、图13F、和图13G是根据本专利技术的各个方面的在如图11和/或图12所描绘的方法的中间阶段的示例性集成芯片封装件(或其部分)的截面图；
[0017]图14是根据本专利技术的各个方面的用于制造示例性集成芯片封装件(或其部分)的方法的流程图；
[0018]图15A、图15B、图15C、图15D、图15E、图15F、图15G、图15H、图15I、图15J、和图15K是根据本专利技术的各个方面的在如图11和/或图14所描绘的方法的中间阶段的示例性集成芯片封装件(或其部分)的截面图；
[0019]图16A、图16B、图16C、图16D、图16E、图16F、图16G、图16H、图16I、图16J、图16K、图16L、图16M、图16N、图16O、图16P、图16Q、图16R、和图16S是根据本专利技术的各个方面的在如图11和/或图14所描绘的方法的中间阶段的示例性集成芯片封装件(或其部分)的截面图。
具体实施方式
[0020]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或配置之间的关系。
[0021]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。例如，如果图中的器件进行翻转，则描述为在其他元件或部件“下方”、“之下”的元件将定向为在其他元件或部件“之上”。因此，示例性术语“下方”可以涵盖之上和下方的方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0022]更进一步，当用“大约”，“近似”等描述数字或数字范围时，该术语旨在涵盖包括在所描述数字的合理范围内的数字，例如在如所描述的数字的+/
‑
10％内或本领域技术人员
所理解的其他值。例如，术语“约5nm”涵盖从4.5nm至5.5nm的尺寸范围。
[0023]本专利技术总体上针对冷却IC芯片封装件上的半导体器件的结构和方法。更具体地，本专利技术针对通过利用形成在IC芯片封装件内的热电基模块(或者器件)来内部冷却IC芯片封装件。在一些实施例中，IC芯片封装件可以形成为集成芯片上系统(SoIC)配置、衬底上晶圆上芯片(CoWoS)配置、集成扇出(InFO)配置、三维结构(3D结构)配置、其他配置、或其组合。
[0024]参考图1，示例性IC芯片封装件100提供为包括各种半导体器件，例如存储器控制器110、多个核心器件120、存储器器件(例如L3高速缓存)130、和其他组件140，其可以包括非核心器件、队列器件、和/或I/O器件。封装件100的这些和其他器件的温度可能在操作期间由于发热而无意地增加，并且各种金属组件(例如导线)的电阻也可能增加。由于图案密度的不同，由IC芯片封装件100的各种组件所产生的热量可能不同。在本示例中，核心器件120本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路器件，包括：芯片，包括半导体衬底；以及热电模块，嵌入所述半导体衬底中，其中，所述热电模块包括第一半导体结构，所述第一半导体结构电连接至第二半导体结构，其中，热电模块的底部延伸穿过所述半导体衬底的厚度，并且其中，所述第一半导体结构和所述第二半导体结构包括不同导电类型的掺杂剂。2.根据权利要求1所述的集成电路器件，所述芯片是第一芯片，所述半导体衬底是第一半导体衬底，并且所述热电模块是第一热电模块，所述集成电路器件还包括第二芯片，其中所述第二芯片包括第二半导体衬底，和嵌入所述第二半导体衬底中的第二热电模块，并且其中，所述第一热电模块和所述第二热电模块电连接。3.根据权利要求1所述的集成电路器件，其中，每个所述第一半导体结构和所述第二半导体结构通过介电层与所述半导体衬底分隔开。4.根据权利要求1所述的集成电路器件，其中，所述热电模块的所述底部包括倾斜的侧壁。5.根据权利要求1所述的集成电路器件，其中，所述热电模块的所述底部包括弯曲...

【专利技术属性】
技术研发人员：张任远，江政鸿，刘钦洲，林荣松，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：