半导体器件及其制造方法技术

本发明专利技术涉及一种具有电容器的半导体器件及其制造方法。一种半导体器件可以包括：下电极；支撑件，其支撑下电极的外壁；介电层，其形成在下电极和支撑件之上；上电极，其形成在介电层上；和介电增强层，其设置在下电极和介电层之间，并被选择性地形成在下电极的表面上。并被选择性地形成在下电极的表面上。并被选择性地形成在下电极的表面上。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年6月11日提交的申请号为10
‑
2021
‑
0076035的韩国专利申请的优先权，其全部内容通过引用合并于此。


[0003]本专利技术涉及一种半导体器件，更具体地，涉及一种具有电容器的半导体器件及其制造方法。

技术介绍

[0004]随着半导体器件的高度集成，构成半导体器件的图案占据的面积越来越小，并且图案之间的距离也在减小。
[0005]对于存储器件，已经提出随着电容器的储存节点(或下电极)的纵横比增大而形成用于支撑该储存节点的支撑件。

技术实现思路

[0006]本专利技术的各个实施例提供了一种具有电容器的半导体器件及其制造方法。
[0007]根据本专利技术的一个实施例，一种半导体器件可以包括：下电极；支撑件，其支撑下电极的外壁；介电层，其被形成在下电极和支撑件之上；上电极，其被形成在介电层上；以及介电增强层，其设置在下电极和介电层之间，并被选择性地形成在下电极的表面上。
[0008]根据本专利技术的一个实施例，一种用于制造半导体器件的方法可以包括：在衬底的上表面上形成多个下电极以及支撑下电极的支撑件；在下电极和支撑件之上形成增强材料层，以使其在下电极的表面上比在支撑件的表面上薄；从支撑件的表面去除增强材料层，以选择性地在下电极的表面上形成增强层；在增强层、下电极和支撑件之上形成介电层；以及在介电层之上形成上电极。
[0009]根据本专利技术的一个实施例，一种半导体器件可以包括：下电极；支撑件，其支撑下电极的外壁；介电层，其被形成在下电极和支撑件之上；上电极，其被形成在介电层上；界面层，其被形成在介电层与上电极之间；以及介电增强层，其设置在下电极和介电层之间，并被选择性地形成在下电极的表面上。
[0010]根据本专利技术的一个实施例，一种半导体器件可以包括：下电极；氮化硅基支撑件，其支撑下电极的外壁；介电层，其形成在下电极和氮化硅基支撑件之上；上电极，其形成在介电层上；铌基界面层，其形成在介电层与上电极之间；和铌基增强层，其设置在下电极和介电层之间，并被选择性地形成在下电极的表面上。
[0011]根据本专利技术的一个实施例，一种半导体器件，包括：电容器结构，其包括：多个下电极，多个下电极经由多个对应的接触插塞电连接到衬底；至少一个支撑层，用于支撑多个下电极；多个上电极，其对应于多个下电极；介电层，其形成在上电极与下电极之间；以及增强层，其被选择性地设置在介电层和下电极之间。
[0012]本专利技术可以通过选择性沉积并刻蚀增强材料而选择性地在下电极的表面上形成增强层。因此，可以减小有效氧化物厚度。
[0013]本专利技术可以进一步增大电容器电容，因为增强层放大了介电层的介电常数。
[0014]本专利技术的这些和其他特征将从以下附图和详细描述中得到更好的理解。
附图说明
[0015]图1是示出根据本专利技术的实施例的半导体器件的图。
[0016]图2A至图2H是示出根据本专利技术的实施例的用于制造半导体器件的方法的图。
[0017]图3是示出根据本专利技术的实施例的增强材料层的原子层沉积的气体供应时序图。
[0018]图4至图8是示出根据本专利技术的其他实施例的半导体器件的图。
具体实施方式
[0019]将参考作为本专利技术的理想示意图的截面图、平面图和框图来描述本文描述的各种实施例。因此，附图的结构可以由于制造技术和/或公差而被修改。本专利技术的各种实施例不限于附图中所示的具体结构，而是包括根据制造工艺可以产生的任何结构上的变化。此外，附图中所示的任意区域和区域的形状旨在说明各种元件的区域结构的具体示例，并不旨在限制本专利技术的范围。
[0020]图1是示出根据本专利技术的一个实施例的半导体器件的图。
[0021]参考图1，半导体器件100可以包括衬底101和形成在衬底101上的电容器结构100C。电容器结构100C可以包括多个下电极105、用于支撑下电极105的支撑件106S和107S、形成在下电极105与支撑件106S和107S之上的介电层109以及形成在介电层109之上的上电极110。电容器结构100C还可以包括形成在下电极105与介电层109之间的增强层108。下电极105中的每一个可以通过对应的接触插塞103电连接到衬底101。接触插塞103可以通过穿透形成在衬底101之上的层间绝缘层102连接到衬底101。接触插塞103可以被称为“储存节点接触插塞”。
[0022]衬底101可以包括适用于半导体加工的材料。例如，衬底101可以包括半导体衬底，并且半导体衬底可以包括含硅材料。用于半导体衬底的合适的含硅材料的示例可以包括硅、单晶硅、多晶硅、非晶硅、锗硅、单晶锗硅、多晶锗硅、碳掺杂硅或其任意组合。半导体衬底可以包括其他半导体材料，例如锗。半导体衬底可以包括III/V族半导体衬底，例如化合物半导体衬底，例如GaAs。半导体衬底可以包括绝缘体上硅(SOI)衬底。衬底可以被形成为单层或多层。
[0023]可以在层间绝缘层102之上形成刻蚀阻挡层104。每个下电极105的底表面可以通过穿透刻蚀阻挡层104连接到对应的接触插塞103。下电极105的外壁可以由支撑件106S和107S支撑。支撑件106S和107S可以各自具有在相邻的下电极105之间横向延伸的板状结构，用于支撑相邻的下电极。尽管在图1的实施例中示出了下位支撑件106S和上位支撑件107S，应该理解的是也可以使用单水平位支撑件。此外，支撑件可以包括多水平位介电支撑件。上位支撑件107S和下位支撑件106S可以相对于彼此位于较高和较低的水平位处。上位支撑件107S和下位支撑件106S可以支撑下电极105的外壁。下位支撑件106S可以与上位支撑件107S在垂直方向上间隔开。上位支撑件107S可以比下位支撑件106S厚。上位支撑件107S与
下位支撑件106S之间的距离可以小于下位支撑件106S与刻蚀阻挡层104之间的距离。从顶视图看，上位支撑件107S和下位支撑件106S可以具有板状结构。上位支撑件107S和下位支撑件106S可以由相同材料或不同材料形成。上位支撑件107S和下位支撑件106S可以由氮化物基材料形成。用于上位支撑件107S和下位支撑件106S的合适的氮化物基材料的示例可以包括硅氮化物、硅碳氮化物、硅硼氮化物及其任意组合。下电极105与支撑件106S和107S可以彼此直接接触。
[0024]用于下电极105的合适材料可以包括多晶硅或金属基材料。用于下电极的合适的金属基材料的示例可以包括金属、金属氮化物、金属硅氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。下电极105可以包括选自由钛(Ti)、氮化钛(TiN)、氮化硅钛(TiSiN)、钽(Ta)、氮化钽(TaN)、氮化铝钛(TiAlN)、钨(W)、氮化钨(WN)、钌(Ru)、氧化钌(RuO2)、铱(Ir)、氧化铱(IrO2)、铂(Pt)、钼(Mo)或其组合所组成的组中的至少本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：下电极；支撑件，其支撑所述下电极的外壁；介电层，其被形成在所述下电极和所述支撑件之上；上电极，其被形成在所述介电层上；以及介电增强层，其设置在所述下电极和所述介电层之间，并被选择性地形成在所述下电极的表面上。2.根据权利要求1所述的半导体器件，其中，所述介电层直接接触所述支撑件，以及所述介电层和所述支撑件之间的区域是不被设置所述介电增强层的无增强层的区域。3.根据权利要求1所述的半导体器件，其中，所述介电增强层包括第一高k材料以及所述介电层包括第二高k材料，以及所述第一高k材料与所述第二高k材料是不同的材料。4.根据权利要求1所述的半导体器件，其中，所述介电增强层包括铌基材料。5.根据权利要求1所述的半导体器件，其中，所述介电增强层包括氧化铌、氮化铌或氮氧化铌。6.根据权利要求1所述的半导体器件，其中，所述下电极包括氮化钛，以及所述介电增强层包括氧化铌。7.根据权利要求1所述的半导体器件，其中，所述介电增强层包括氧化钽、氧化钇或氧化镧。8.根据权利要求1所述的半导体器件，其中，所述介电层包括氧化铪，以及所述氧化铪具有四方晶体结构。9.根据权利要求1所述的半导体器件，还包括界面层，所述界面层被形成在所述介电层和所述上电极之间。10.根据权利要求9所述的半导体器件，其中，所述界面层包括氧化铌、氮化铌、氮氧化铌、氧化钽、氧化钇或氧化镧。11.根据权利要求1所述的半导体器件，其中所述介电层包括氧化锆、氧化铪、HfZrO、ZrO2/Al2O3/ZrO2堆叠、ZrO2/Al2O3/ZrO2/Al2O3堆叠、ZrO2/Al2O3/ZrO2/Al2O3/TiO2堆叠、HfO2/Al2O3/HfO2堆叠、TiO2/ZrO2/Al2O3/ZrO2堆叠、TiO2/HfO2/Al2O3/HfO2堆叠、Ta2O5/ZrO2/Al2O3/ZrO2堆叠、Ta2O5/HfO2/Al2O3/HfO2堆叠或HfO2/ZrO2/Al2O3/ZrO2/HfO2堆叠。12.根据权利要求1所述的半导体器件，其中，所述下电极包括筒形、柱形或者...

【专利技术属性】
技术研发人员：李麟，孟完柱，宋在熹，任基彬，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：