形成互连结构的方法技术

本案提供一种形成互连结构的方法，包括以下操作：在第一导电特征上沉积第一介电层，在第一介电层上沉积第一遮罩层，以及在第一遮罩层上沉积第二遮罩层。在第一遮罩层及第二遮罩层中图案化第一开口，此第一开口具有第一宽度。在第一开口的底表面中图案化第二开口，此第二开口延伸至第一介电层中，此第二开口具有第二宽度。第二宽度小于第一宽度。第一开口延伸至第一介电层中，及第二开口延伸穿过第一介电层以暴露第一导电特征的顶表面。电层以暴露第一导电特征的顶表面。电层以暴露第一导电特征的顶表面。

【技术实现步骤摘要】
形成互连结构的方法


[0001]本揭示内容是关于一种形成互连结构的方法。

技术介绍

[0002]半导体集成电路(integrated circuit；IC)行业已经经历了指数式的生长。IC材料及设计的技术进步已经生产了数代IC，其中每一代都具有比上一代更小及更复杂的电路。在IC演进的过程中，几何尺寸(例如，使用制造制程可制造的最小元件(或线路))减小的同时，功能密度(即，单位晶片面积的互连元件的数目)普遍增加。这种缩小过程普遍通过提高生产效率及降低关联成本而提供益处。
[0003]随着元件的缩小，制造商已经开始使用新的及不同的材料及/或材料组合以促进元件的缩小。缩小，单独地及结合新的及不同材料，亦导致前几代在更大几何形状上尚未遇到的挑战。

技术实现思路

[0004]本揭示内容提供了一种形成互连结构的方法，包含以下操作。在第一导电特征上沉积第一介电层。在第一介电层上沉积第一遮罩层，第一遮罩层包含碳化钨。在第一遮罩层上沉积第二遮罩层，第二遮罩层包含氮化钛。在第一遮罩层及第二遮罩层中图案化第一开口，第一开口具有第一宽度。在第一开口的底表面中图案化第二开口，第二开口延伸至第一介电层中，第二开口具有第二宽度，第二宽度小于第一宽度。将第一开口延伸至第一介电层中，及将第二开口延伸穿过第一介电层以暴露第一导电特征的顶表面。
[0005]本揭示内容提供了一种形成互连结构的方法，包含以下操作。在低介电常数介电层上沉积第一遮罩层，第一遮罩层为氧化硅。在第一遮罩层上沉积第二遮罩层，第二遮罩层为碳化钨。在第二遮罩层上沉积第三遮罩层，第三遮罩层为氮化钛。在第三遮罩层上沉积第四遮罩层，第四遮罩层为氧化硅。图案化第二遮罩层、第三遮罩层、及第四遮罩层以形成沟槽。通过蚀刻穿过第一遮罩层，将沟槽延伸至低介电常数介电层中。通过用导电材料填充沟槽而形成导电线。移除第一遮罩层、第二遮罩层、第三遮罩层及第四遮罩层。
[0006]本揭示内容提供了一种形成互连结构的方法，包含以下操作。在第一介电层上形成第一遮罩层，第一介电层在第一导电特征上，第一遮罩层包含碳化钨。在第一遮罩层上沉积第二遮罩层，第二遮罩层包含氮化钛。图案化第一遮罩层及第二遮罩层。在图案化第一遮罩层及第二遮罩层之后，使用第一遮罩层及第二遮罩层作为蚀刻遮罩通过用氟基蚀刻剂蚀刻第一介电层而形成延伸至第一介电层中的开口，开口曝露第一导电特征的顶表面，在第一温度下执行用氟基蚀刻剂蚀刻第一介电层，其中氟基蚀刻剂与第一遮罩层的第一副产物的沸点小于第一温度。
附图说明
[0007]当结合附图阅读时，根据以下详细描述可更好地理解本揭示案的态样。应注意，根
据工业标准实务，各种特征未按比例绘制。事实上，为论述清楚，各特征的尺寸可任意地增加或缩小。
[0008]图1根据一些实施例图示一种半导体基板及集成电路的多层互连结构的横截面视图；
[0009]图2至图10根据一些实施例图示半导体元件在制造的不同中间阶段处的横截面视图；
[0010]图11根据一些实施例图示半导体元件在制造的一中间阶段处的横截面视图。
[0011]【符号说明】
[0012]60:半导体基板
[0013]62:元件
[0014]64:层间介电(ILD)层
[0015]66:触点
[0016]70:互连结构
[0017]100:半导体元件
[0018]100A:互连级
[0019]100B:互连级
[0020]100N:互连级
[0021]100N
‑
1:互连级
[0022]101:区域
[0023]104A:导电通孔
[0024]104B:导电通孔
[0025]104N:导电通孔
[0026]104N
‑
1:导电通孔
[0027]108A:导电线
[0028]108B:导电线
[0029]108N:导电线
[0030]108N
‑
1:导电线
[0031]110A:金属间介电(IMD)层
[0032]110B:金属间介电(IMD)层
[0033]110N:金属间介电(IMD)层
[0034]110N
‑
1:金属间介电(IMD)层
[0035]112:导电特征
[0036]114:介电层
[0037]202:蚀刻停止层(ESL)
[0038]202A:底部ESL
[0039]202B:中间ESL
[0040]202C:顶部ESL
[0041]204:通孔开口
[0042]206:介电层
[0043]208:沟槽
[0044]210:遮罩层
[0045]220:遮罩层
[0046]230:遮罩层
[0047]240:遮罩层
[0048]242:开口
[0049]250:光敏遮罩
[0050]250A:底层
[0051]250B:中间层
[0052]250C:顶层
[0053]260:光敏遮罩
[0054]260A:底层
[0055]260B:中间层
[0056]260C:顶层
[0057]290:导电材料
[0058]302:蚀刻停止层(ESL)
[0059]306:介电层
[0060]T1:第一厚度
[0061]T2:第二厚度
[0062]W1:第一宽度
[0063]W2:第二宽度
[0064]W3:第三宽度
[0065]W4:第四宽度
具体实施方式
[0066]以下揭示内容提供许多不同实施例或实例，以便实现本揭示内容的不同特征。下文描述部件及排列的特定例子以简化本揭示内容。当然，这些仅为例子且不意欲为限制性。举例而言，在随后描述中第一特征在第二特征上方或在第二特征上的形成可包括第一及第二特征形成为直接接触的实施例，以及亦可包括额外特征可形成在第一及第二特征之间，使得第一及第二特征可不直接接触的实施例。另外，本揭示案在各实例中可重复元件符号及/或字母。此重复为出于简单清楚的目的，且本身不指示所论述各实施例及/或配置之间的关系。
[0067]另外，空间相对用语，诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者，在此为便于描述可用于描述诸图中所图示一个元件或特征与另一(些)元件或(多个)特征的关系。除图形中描绘的取向外，空间相对术语意欲包含元件在使用或操作中的不同取向。设备可为不同取向(旋转90度或在其他的取向)及可因此同样地解释在此使用的空间相对描述词。
[0068]本揭示案包括，例如，利用双重镶嵌(dual damascene)制程形成用于图案化互连开口(包括沟槽及通孔开口)的遮罩的方法。例如，遮罩可以包括在含钨遮罩层上的含钛遮
罩层。含钛遮罩层可以提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成互连结构的方法，其特征在于，包括：在一第一导电特征上沉积一第一介电层；在该第一介电层上沉积一第一遮罩层，该第一遮罩层包含碳化钨；在该第一遮罩层上沉积一第二遮罩层，该第二遮罩层包含氮化钛；在该第一遮罩层及该第二遮罩层中图案化一第一开口，该第一开口具有一第一宽度；在该第一开口的一底表面中图案化一第二开口，该第二开口延伸至该第一介电层中，该第二开口具有一第二宽度，该第二宽度小于该第一宽度；以及将该第一开口延伸至该第一介电层中，及将该第二开口延伸穿过该第一介电层以暴露该第一导电特征的一顶表面。2.根据权利要求1所述的方法，其特征在于，该第一遮罩层的一第一厚度在至的一范围中。3.根据权利要求1所述的方法，其特征在于，该第二遮罩层的一第二厚度在至的一范围中。4.根据权利要求1所述的方法，其特征在于，进一步包括用一导电材料填充该第一开口及该第二开口。5.一种形成互连结构的方法，其特征在于，包括：在一低介电常数介电层上沉积一第一遮罩层，该第一遮罩层为氧化硅；在该第一遮罩层上沉积一第二遮罩层，该第二遮罩层为碳化钨；在该第二遮罩层上沉积一第三遮罩层，该第三遮罩层为氮化钛；在该第三遮罩层上沉积一第四遮罩层，该第四遮罩层为氧化硅；图案化该第二遮罩层、该第三遮罩层、及该第四遮罩层以形成一沟槽；通过蚀...

【专利技术属性】
技术研发人员：陈濬凯，陈哲明，李资良，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：