一种验证平台生成装置、方法、介质及电子设备制造方法及图纸

本申请提供一种验证平台生成装置、方法、介质及电子设备。验证平台生成装置包括交互式界面和处理器。交互式界面包括第一区域和第二区域，第二区域包括多种标准组件。处理器配置为：根据组件组合，基于第一模板生成第一验证平台以及基于至少一个第二模板中由用户选择的第二模板生成至少一个第二验证平台，其中多种标准组件对应第一模板并且组件组合的可视化结构对应第一验证平台。第一模板和至少一个第二模板中的每一个之间至少在以下一项上不同：验证方法学、仿真工具、版本和场景需求。当DUT在第一验证平台上功能验证通过并且在至少一个第二验证平台上功能验证通过时交互式界面显示DUT功能验证通过。如此提升验证效率和缩短开发周期。缩短开发周期。缩短开发周期。

【技术实现步骤摘要】
一种验证平台生成装置、方法、介质及电子设备


[0001]本申请涉及计算机
，尤其涉及一种验证平台生成装置、方法、介质及电子设备。

技术介绍

[0002]集成电路（integrated circuit，IC）有时也称作芯片，芯片将数量巨大的晶体管、二极管、电阻、电容和电感等各种元件以及布线通过半导体工艺集成在晶圆片上成为具有特定功能的电路。例如超大规模集成电路（very large scale integration，VLSI）可以在微米尺寸的硅片上集成数百万个晶体管以及这些晶体管之间复杂的布线。因为需要一次性制作完成晶体管及其它元件和布线，所以芯片生产的工时和费用深受芯片设计的影响。其中，芯片设计流程一般从规格制定开始也就是对芯片的目的和效能以及需要满足的协定标准等作出设定，并进行功能分配和单元划分；接着用硬件描述语言（hardware description language，HDL）例如常见的Verilog HDL对电路系统的硬件行为、结构及数据流进行描述；然后通过电子设计自动化（electronic design automation，EDA）工具，将HDL代码转换成逻辑电路图，并进行仿真验证；最后通过EDA工具的自动综合功能将逻辑电路图转换到门级电路网表，进行电路布局和绕线从而得到具体电路布线结构。随着系统级芯片（system on chip，SOC）的广泛应用以及单个芯片上集成的硬件规模和复杂程度增加还有更先进的工艺制程的发展，芯片验证占据了整个芯片设计流程的大部分工作量。芯片验证效率的提升和芯片验证环境的改进直接影响到芯片项目的研发周期以及后续生产效率的保证。芯片集成开发中的前端功能验证。一般由验证工程师根据待测设计（design under test，DUT）制定验证方案，通过验证平台所提供的平台工具对环境框图进行绘制和配置并生成验证环境。功能验证有助于在芯片生产之前验证芯片设计是否符合需求例如逻辑时序的正确性等，并且通过验证方法学来提供相应标准的规范、统一化验证平台的编码风格和环境架构等。常见的验证方法学包括通用验证方法学（universal verification methodology，UVM），其提供基于system verilog类库的验证平台开发框架。其它的验证方法学还包括验证方法学手册（verification methodology manual，VMM）和开放验证方法学（open verification methodology，OVM）。
[0003]实践中存在各种EDA工具，包括相关的集成电路设计版图设计软件、电子电路设计软件等，这些EDA工具由各个EDA厂商或者专门从事EDA的软件公司提供，还存在新旧版本和用户定制或半定制版本，这些不同来源、不同版本的EDA工具之间可能在验证方法学、验证工具以及具体的技术细节上有所不同。因此当需要切换EDA工具或版本时，例如从一个厂商提供的EDA工具切换到另一个厂商提供的EDA工具时，又例如在交付不同的客户时，需要重新修改由于工具切换、方法学切换引入的验证问题并再次回归验证用例，这样不利于验证效率的提升和缩短芯片开发周期。
[0004]综上所述，目前需要解决的问题是如何提升验证效率和缩短芯片开发周期。

技术实现思路

[0005]本申请实施例提供了一种验证平台生成装置、方法、介质及电子设备，用于解决现有技术中存在的问题也就是如何提升验证效率和缩短芯片开发周期。
[0006]第一方面，本申请提供了一种验证平台生成装置。所述验证平台生成装置包括交互式界面和至少一个处理器。所述交互式界面包括第一区域和第二区域，所述第二区域包括多种标准组件，所述多种标准组件至少包括用于激励生成的第一组件、用于表示环境的第二组件和用于表示连接关系的第三组件。所述多种标准组件可被拖拉到所述第一区域从而构建组件组合。
[0007]所述至少一个处理器配置为：根据所述组件组合，基于第一模板生成第一验证平台以及基于至少一个第二模板中由用户选择的一个或者多个第二模板生成至少一个第二验证平台，其中所述多种标准组件对应所述第一模板并且所述组件组合的可视化结构对应所述第一验证平台，所述第一模板和所述至少一个第二模板中的每一个第二模板之间至少在以下一项上不同：验证方法学、仿真工具、版本和场景需求；当至少一个待测设计DUT在所述第一验证平台上功能验证通过并且在所述至少一个第二验证平台上功能验证通过时，所述交互式界面显示所述至少一个DUT功能验证通过。
[0008]通过本申请的第一方面，考虑到了芯片的开发项目以及芯片验证环节可能受到的干扰（如失去对当前EDA工具或版本的授权或合法使用渠道）也考虑到了追求更好的综合性的优化效果和开发设计效果的需求，针对不同来源、不同版本的EDA工具之间可能在验证方法学、验证工具以及具体的技术细节上存在差异性，根据组件组合以及基于第一模板生成第一验证平台和基于至少一个第二模板中由用户选择的一个或者多个第二模板生成至少一个第二验证平台，从而有效应对宏观因素的变化所带来的对芯片功能验证过程及验证结果的影响，并且多种标准组件对应第一模板和组件组合的可视化结构对应第一验证平台，从而使得可以通过交互式界面便利地搭建环境框图，有利于后续切换EDA工具或版本或者适配两种或者更多种EDA工具或者版本。
[0009]在本申请的第一方面的一种可能的实现方式中，所述交互式界面还包括模板选择组件用于用户选择所述一个或者多个第二模板。
[0010]在本申请的第一方面的一种可能的实现方式中，所述第一模板是默认模板，所述至少一个第二模板是可选模板。
[0011]在本申请的第一方面的一种可能的实现方式中，所述一个或者多个第二模板与所述至少一个第二验证平台一一对应，所述第一模板采用第一验证方法学，所述一个或者多个第二模板采用第二验证方法学，所述第一验证方法学不同于所述第二验证方法学并且所述第一验证方法学和所述第二验证方法学至少在以下一项上不同：工程脚本、激励生成、数据类型、打印机制、环境集成和环境启动。
[0012]在本申请的第一方面的一种可能的实现方式中，所述第一验证方法学和所述第二验证方法学在激励生成上不同，其中所述第一验证方法学通过控制激励组合sequence实现控制激励生成，所述第二验证方法学通过调用宏调用作为激励发生器的激励类。
[0013]在本申请的第一方面的一种可能的实现方式中，所述第一验证方法学和所述第二验证方法学在打印机制上不同，其中所述第一验证方法学的打印继承uvm_report_server类，所述第二验证方法学的打印调用vmm_log类和与vmm_log类对应的宏实现组件和对象的
打印。
[0014]在本申请的第一方面的一种可能的实现方式中，所述第一验证方法学通过宏声明实现工厂模式以及通过全局资源配置方式实现不同组件之间的数据传递，所述第二验证方法学通过外部声明定义进行数据传递。
[0015]在本申请的第一方面的一种可能的实现方式中，所述第一验证方法学和所述第二验证方法学还在验证环境本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种验证平台生成装置，其特征在于，所述验证平台生成装置包括交互式界面和至少一个处理器，所述交互式界面包括第一区域和第二区域，所述第二区域包括多种标准组件，所述多种标准组件至少包括用于激励生成的第一组件、用于表示环境的第二组件和用于表示连接关系的第三组件，所述多种标准组件可被拖拉到所述第一区域从而构建组件组合；所述至少一个处理器配置为：根据所述组件组合，基于第一模板生成第一验证平台以及基于至少一个第二模板中由用户选择的一个或者多个第二模板生成至少一个第二验证平台，其中所述多种标准组件对应所述第一模板并且所述组件组合的可视化结构对应所述第一验证平台，所述第一模板和所述至少一个第二模板中的每一个第二模板之间至少在以下一项上不同：验证方法学、仿真工具、版本和场景需求；当至少一个待测设计DUT在所述第一验证平台上功能验证通过并且在所述至少一个第二验证平台上功能验证通过时，所述交互式界面显示所述至少一个DUT功能验证通过。2.根据权利要求1所述的验证平台生成装置，其特征在于，所述交互式界面还包括模板选择组件用于用户选择所述一个或者多个第二模板。3.根据权利要求1所述的验证平台生成装置，其特征在于，所述第一模板是默认模板，所述至少一个第二模板是可选模板。4.根据权利要求1所述的验证平台生成装置，其特征在于，所述一个或者多个第二模板与所述至少一个第二验证平台一一对应，所述第一模板采用第一验证方法学，所述一个或者多个第二模板采用第二验证方法学，所述第一验证方法学不同于所述第二验证方法学并且所述第一验证方法学和所述第二验证方法学至少在以下一项上不同：工程脚本、激励生成、数据类型、打印机制、环境集成和环境启动。5.根据权利要求4所述的验证平台生成装置，其特征在于，所述第一验证方法学和所述第二验证方法学在激励生成上不同，其中所述第一验证方法学通过控制激励组合sequence实现控制激励生成，所述第二验证方法学通过调用宏调用作为激励发生器的激励类。6.根据权利要求4所述的验证平台生成装置，其特征在于，所述第一验证方法学和所述第二验证方法学在打印机制上不同，其中所述第一验证方法学的打印继承uvm_report_server类，所述第二验证方法学的打印调用vmm_log类和与vmm_log类对应的宏实现组件和对象的打印。7.根据权利要求4所述的验证平台生成装置，其特征在于，所述第一验证方法学通过宏声明实现工厂模式以及通过全局资源配置方式实现不同组件之间的数据传递，所述第二验证方法学通过外部声明定义进行数据传递。8.根据权利要求4所述的验证平台生成装置，其特征在于，所述第一验证方法学和所述第二验证方法学还在验证环境层级划分上不同。9.根据权利要求4所述的验证平台生成装置，其特征在于，所述第一验证方法学是UVM，所述第二验证方法学是VMM或者OVM。10.根据权利要求1所述的验证平台生成装置，其特征在于，所述一个或者多个第二模板与所述至少一个第二验证平台一一对应，所述第一模板采用UVM第一版本，所述一个或者多个第二模板采用UVM第二版本，所述UVM第一版本和所述UVM第二版本至少在以下一项上不同：激励退出机制、激励发送机制、打印格式和名称检查规则。
11.根据权利要求10所述的验证平台生成装置，其特征在于，所述UVM第一版本和所述UVM第二版本在激励退出机制上不同，所述UVM第一版本通过调用raise_objection和drop_objection控制激励退出机制，所述UVM第二版本通过调用set_starting_phase和get_starting_phase控制激励退出机制。12.根据权利要求10所述的验证平台生成装置，其特征在于，所述UVM第一版本和所述UVM第二版本在名称检查规则上不同，所述UVM第二版本通过resource_db对域段名称中元字符的使用进行检查并生成警告，所述UVM第一版本对域段名称中元字符的使用不进行检查或者对所述警告进行过滤。13.根据权利要求10所述的验证平台生成装置，其特征在于，所述UVM第二版本与所述UVM第一版本的版本号不同。14.根据权利要求13所述的验证平台生成装置，其特征在于，所述UVM第二版本是相对于所述UVM第一版本的更新版本。15.根据权利要求1所述的验证平台生成装置，其特征在于，所述一个或者多个第二模板与所述至少一个第二验证平台一一对应，所述第一模板采用第一仿真工具，所述一个或者多个第二模板采用第二仿真工具，所述第一仿真工具和所述第二仿真工具至少在以下一项上不同：硬件描述语言的语义理解、线程调度、编译方式和仿真选项调用。...

【专利技术属性】
技术研发人员：王晶，
申请(专利权)人：芯耀辉科技有限公司，
类型：发明
国别省市：