芯片总线调试装置及方法、SOC芯片、计算设备、介质制造方法及图纸

技术编号:35920541 阅读:66 留言:0更新日期:2022-12-10 11:04
本申请提供了一种芯片总线调试装置及方法、SOC芯片、计算设备、存储介质,涉及芯片架构技术领域。所述芯片总线调试装置集成于SOC芯片内,所述装置包括接口单元和处理单元;所述接口单元,通过通用外设接口与上位机连接,用于将通过通用外设接口接收到的上位机的调试命令数据串并转换为读写控制命令后发送给所述处理单元,并将所述处理单元返回的调试结果数据进行并串转换后输出到所述上位机;所述处理单元用于将所述读写控制命令转换为总线命令,并将SOC芯片执行所述总线命令的调试结果数据发送到所述接口单元。本申请能够基于标准的总线互连架构,使得上位机通过通用的外设总线接口即可对SOC芯片进行总线调试,降低了调试成本。试成本。试成本。

【技术实现步骤摘要】
芯片总线调试装置及方法、SOC芯片、计算设备、介质


[0001]本申请涉及芯片架构
,特别涉及一种芯片总线调试装置及方法、SOC芯片、计算设备、存储介质。

技术介绍

[0002]SoC(System on Chip,片上系统)芯片基于标准的总线互连架构,如高级微控制器总线架构(Advanced Microcontroller Bus Architecture,AMBA)、片上网络(Network on Chip,NoC)、Wishbone总线架构等。SoC芯片的总线调试要求在调试过程中,上位机(一般指PC机)配合一定的调试设备和芯片预留调试接口,通过芯片内总线互连访问整个芯片的地址空间,进而控制/判断芯片内相应IP或者电路的工作状态。如图1所示,主流总线调试方式是在芯片内部集成专用的ARM Coresight相关组件,并使用专用的调试器套件,通过芯片专用的JTAG/SWD接口来对芯片内总线进行调试。
[0003]ARM Coresight相关组件功能非常强大,除了能对总线进行调试外,更主要的作用是对CPU Core进行调试。但仍有相当多的调试场景并不需要对CPU Core进行调试。例如大批量量产芯片的客户调试,由于CPU Core已经充分验证,大批量量产芯片的客户无需再对CPU Core进行验证和调试,仅仅需要对总线(包括其关联的IP)进行调试;又例如采用成熟的CPU core的小规模SoC芯片,对于这类芯片来说,可以裁剪CPU Core调试功能,减小芯片面积,从而降低芯片的成本。
[0004]并且,一旦采用了Coresight组件,就需要配合专用的调试器套件,这些调试套件价格昂贵,进一步造成芯片调试方案成本的增加。因此,对于无需CPU Core调试功能的调试方案,可以采用一套更简单更低成本的总线调试方案。

技术实现思路

[0005]有鉴于此,本申请提出一种芯片总线调试装置及方法、SOC芯片、计算设备、存储介质,能够基于标准的总线互连架构,使得上位机通过通用的外设总线接口即可对SOC芯片进行总线调试,降低了调试成本。
[0006]第一方面,本申请提供了一种芯片总线调试装置,集成于SOC芯片内,所述装置包括接口单元和处理单元;
[0007]所述接口单元,通过通用外设接口与上位机连接,用于将通过通用外设接口接收到的上位机的调试命令数据串并转换为读写控制命令后发送给所述处理单元,并将所述处理单元返回的调试结果数据进行并串转换后输出到所述上位机;
[0008]所述处理单元用于将所述读写控制命令转换为总线命令,并将SOC芯片执行所述总线命令的调试结果数据发送到所述接口单元。
[0009]由上,本申请提供的芯片总线调试装置,其接口模块可通过标准总线连接外部的上位机,以接收上位机的调试命令数据,并将其进行串并转换形成并行的读写控制命令后发送到处理单元,处理单元根据总线协议将该读写控制命令转换为总线命令,以提供给SOC
芯片进行相应的功能调试,同时该处理单元还将调试结果数据发送到接口单元,以返回到上位机。本申请基于标准的总线互连架构,能够使得上位机通过外设总线接口即可实现对SOC芯片的总线调试,无需使用专业调试器套件,降低了调试成本。
[0010]可选的,所述接口单元具体用于将接收到的上位机的调试命令数据进行缓存和串并解析,将解析出的读地址、获取读数据状态、写地址、写数据、获取写数据状态发送至所述处理单元,并将所述处理单元返回的所述SOC芯片执行读写调试操作后的调试结果数据进行并串转换后输出到所述上位机。
[0011]可选的,所述处理单元具体用于将所述读地址、写地址、写数据分别对应转换为读地址通道、写地址通道、写数据通道发送至所述SOC芯片,并将所述SOC芯片执行读调试操作后的读数据通道转换为读数据和读数据状态反馈到所述接口单元,执行写调试操作后的写响应通道转换为写数据状态反馈到所述接口单元。
[0012]可选的,所述接口单元包括接口控制模块、输入数据移位缓存器、输出数据移位缓存器、命令解析器、命令参数缓存器、写控制器和读控制器;
[0013]所述接口控制模块用于接收所述上位机的调试命令数据后存入所述输入数据移位缓存器,并将所述输出数据移位缓存器返回的调试结果数据输出到所述上位机;
[0014]所述输入数据移位缓存器用于将所述调试命令数据中的调试命令发送至所述命令解析器,将命令参数发送至所述命令参数缓存器;
[0015]所述命令解析器用于对所述调试命令进行解析,将解析出的发送读地址、获取读数据状态发送至所述读控制器,将解析出的发送写地址、发送写数据、获取写数据状态发送至所述写控制器;
[0016]所述命令参数缓存器用于将所述命令参数中的读地址发送至所述读控制器,将写地址和写数据发送至所述写控制器;
[0017]所述读控制器用于根据读地址从所述处理单元获取读数据和读数据状态;
[0018]所述写控制器用于根据写地址将所述写数据写入所述处理单元,并获取写数据状态。
[0019]由上,接口控制模块可用于进行总线协议解析,将上位机发送的调试命令数据存入输入数据移位寄存器,该调试命令数据包括调试命令和命令参数,然后由输入数据移位寄存器分别将调试命令发送至命令解析器,将命令参数发送至命令参数缓存器,并分别进行解析后,将解析得到的发送写地址、发送写数据、获取写数据状态、写地址和写数据发送到写控制器,还将解析得到的发送读地址、获取读数据状态、读地址发送到读控制器,从而实现调试命令数据到读写控制命令的转换,接口控制模块还连接有输出数据移位缓存器,该输出数据移位缓存器用于将读控制器和写控制器反馈的数据通过接口控制模块输出到上位机,以便于上位机得到调试结果。
[0020]可选的,所述处理单元包括写地址通道控制模块、写数据通道控制模块、写响应通道控制模块、读地址通道控制模块和读数据通道控制模块;
[0021]所述写地址通道控制模块连接所述写控制器,用于将所述写地址转换为写地址通道;
[0022]所述写数据通道控制模块连接所述写控制器,用于将所述写数据转换为写数据通道;
[0023]所述写响应通道控制模块连接所述写控制器,用于将写响应通道转换为写数据状态并反馈到所述写控制器;
[0024]所述读地址通道控制模块连接所述读控制器,用于将所述读地址转换为读地址通道;
[0025]所述读数据通道控制模块连接所述读控制器,用于将读数据通道转换为读数据和读数据状态并反馈到所述读控制器。
[0026]由上,通过处理单元可将接口单元发送的读写控制命令转换为总线命令,处理单元的各模块均包含响应的有限状态机,以分别处理对应的通道协议,其中写地址通道控制模块、写数据通道控制模块和写响应通道控制模块分别连接接口单元的写控制器,写地址通道控制模块用于将写地址转换为写地址通道,写数据通道控制模块用于将写数据转换为写数据通道,写响应通道控制模块用于将写响应通道转换为写数据状态并反馈到写控制器,读地址通道控制本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种芯片总线调试装置,其特征在于,集成于SOC芯片内,所述装置包括接口单元和处理单元;所述接口单元,通过通用外设接口与上位机连接,用于将通过通用外设接口接收到的上位机的调试命令数据串并转换为读写控制命令后发送给所述处理单元,并将所述处理单元返回的调试结果数据进行并串转换后输出到所述上位机;所述处理单元用于将所述读写控制命令转换为总线命令,并将SOC芯片执行所述总线命令的调试结果数据发送到所述接口单元。2.根据权利要求1所述的装置,其特征在于,所述接口单元具体用于将接收到的上位机的调试命令数据进行缓存和串并解析,将解析出的读地址、获取读数据状态、写地址、写数据、获取写数据状态发送至所述处理单元,并将所述处理单元返回的所述SOC芯片执行读写调试操作后的调试结果数据进行并串转换后输出到所述上位机。3.根据权利要求2所述的装置,其特征在于,所述处理单元具体用于将所述读地址、写地址、写数据分别对应转换为读地址通道、写地址通道、写数据通道发送至所述SOC芯片,并将所述SOC芯片执行读调试操作后的读数据通道转换为读数据和读数据状态反馈到所述接口单元,执行写调试操作后的写响应通道转换为写数据状态反馈到所述接口单元。4.根据权利要求1至3任意一项所述的装置,其特征在于,所述接口单元包括接口控制模块、输入数据移位缓存器、输出数据移位缓存器、命令解析器、命令参数缓存器、写控制器和读控制器;所述接口控制模块用于接收所述上位机的调试命令数据后存入所述输入数据移位缓存器,并将所述输出数据移位缓存器返回的调试结果数据输出到所述上位机;所述输入数据移位缓存器用于将所述调试命令数据中的调试命令发送至所述命令解析器,将命令参数发送至所述命令参数缓存器;所述命令解析器用于对所述调试命令进行解析,将解析出的发送读地址、获取读数据状态发送至所述读控制器,将解析出的发送写地址、发送写数据、获取写数据状态发送至所述写控制器;所述命令参数缓存器用于将所述命令参数中的读地址发送至所述读控制器,将写地址和写数据发送至所述写控制器;所述...

【专利技术属性】
技术研发人员:荣超群朱昌圣
申请(专利权)人:上海金卓科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1