本发明专利技术提供了一种衬底、电子装置及其制造方法，所述衬底具有间隔排列的若干导电结构、形成在相邻所述导电结构之间的绝缘隔离结构以及形成在所述导电结构上的氧化物绝缘芯柱，进而可以基于氧化物绝缘芯柱来制作垂直于导电结构顶面的电子元件，由此相比现有技术中平行于导电结构顶面设置的电子元件，能够有利于电子元件尺寸的进一步微缩，并保证微缩后的电子元件的性能。由此使得具有该衬底和电子元件的电子装置的尺寸进一步微缩，性能得到提高；本发明专利技术的衬底及电子装置的制造方法，能兼容集成电路制造工艺，突破现有的平面集成电路微缩的工艺瓶颈，缩小器件体积，并提高器件的集成程度。程度。程度。
【技术实现步骤摘要】
衬底、电子装置及其制造方法
[0001]本专利技术涉及集成电路制造
，特别涉及一种衬底、电子装置及其制造方法。
技术介绍
[0002]在电子装置的设计和制造中，实现尺寸微缩和性能改进的高效方式是减小结构设计的线宽/线距(line width/line space，L/S)且增加电路层的数目或密度。
[0003]其中，衬底是半导体
中制造电子装置的基础，其内部的结构和表面上的结构，能够影响衬底上形成的电子元件的结构设计和性能。
[0004]因此，如何设计衬底的结构，已经成为本领域技术人员重点关注的问题之一。
技术实现思路
[0005]本专利技术的目的在于提供一种衬底、电子装置及其制造方法，能够有利于电子装置的进一步微缩和性能的提高。
[0006]为实现上述目的，本专利技术提供一种衬底，其包括：
[0007]间隔排列的若干导电结构；
[0008]形成在相邻所述导电结构之间的绝缘隔离结构；
[0009]氧化物绝缘芯柱，形成在所述导电结构上。
[0010]可选地，所有所述导电结构同一侧上的氧化物绝缘芯柱呈阵列排布。
[0011]可选地，所述绝缘隔离结构和所述导电结构呈相互平行的条状，每条所述导电结构的顶面或底面上形成至少一个所述氧化物绝缘芯柱。
[0012]可选地，所述导电结构的材料包括金属、石墨、掺杂的半导体和金属硅化物中的至少一种。
[0013]基于同一专利技术构思，本专利技术还提供一种电子装置，其包括：如本专利技术所述的衬底，以及且围绕在所述衬底的氧化物绝缘芯柱上的电子元件，所述电子元件与所述氧化物绝缘芯柱下方的所述衬底中的导电结构电性连接。
[0014]可选地，所述电子元件包括晶体管、电阻器、电容器、二极管、电感器中的至少一种。
[0015]基于同一专利技术构思，本专利技术还提供一种衬底的制造方法，其包括：
[0016]形成间隔排列的导电结构与绝缘隔离结构；
[0017]在所述导电结构上形成至少一个氧化物绝缘芯柱。
[0018]可选地，在所述导电结构上形成至少一个氧化物绝缘芯柱的步骤包括：
[0019]沉积牺牲层于所述导电结构与绝缘隔离结构上；
[0020]刻蚀所述牺牲层，形成位于所述导电结构上的至少一个开孔；
[0021]形成填充于所述开孔中的氧化物绝缘芯柱；
[0022]或者，在所述导电结构上形成至少一个氧化物绝缘芯柱的步骤包括：
[0023]沉积氧化物层于所述导电结构与绝缘隔离结构上；
[0024]刻蚀所述氧化物层，以在所述导电结构上形成至少一个氧化物绝缘芯柱。
[0025]可选地，所述导电结构的材料包括金属、石墨、掺杂的半导体和金属硅化物中的至少一种。
[0026]可选地，所有所述导电结构同一侧上的氧化物绝缘芯柱呈阵列排布。
[0027]可选地，形成间隔排列的导电结构与绝缘隔离结构的步骤包括：先形成多个相互间隔的绝缘隔离结构，后在相邻的所述绝缘隔离结构之间的间隔中形成所述导电结构；或者，先形成多个相互间隔的导电结构，后在相邻的所述导电结构之间的间隔中形成所述绝缘隔离结构。
[0028]基于同一专利技术构思，本专利技术还提供一种电子装置的制造方法，其包括：
[0029]采用如本专利技术所述的衬底的制造方法，形成具有导电结构、绝缘隔离结构和氧化物绝缘芯柱的衬底；
[0030]在所述衬底上形成围绕在所述衬底的氧化物绝缘芯柱上的电子元件，且所述电子元件与所述氧化物绝缘芯柱下方的所述衬底中的导电结构电性连接。
[0031]与现有技术相比，本专利技术的技术方案至少具有以下有益效果：
[0032]1、本专利技术的衬底具有间隔排列的若干导电结构、形成在相邻所述导电结构之间的绝缘隔离结构以及形成在所述导电结构上的氧化物绝缘芯柱，进而可以基于氧化物绝缘芯柱来垂直于导电结构顶面的电子元件，由此相比现有技术中平行于导电结构顶面设置的电子元件，能够有利于电子元件尺寸的进一步微缩，并保证微缩后的电子元件的性能。由此使得具有该衬底和电子元件的电子装置的尺寸进一步微缩，性能得到提高。
[0033]2、本专利技术的衬底及电子装置的制造方法，能兼容集成电路制造工艺，突破现有的平面集成电路微缩的工艺瓶颈，缩小器件体积，并提高器件的集成程度。
附图说明
[0034]图1是本专利技术一实施例的衬底的结构示意图。
[0035]图2是本专利技术另一实施例的衬底的结构示意图。
[0036]图3是本专利技术一实施例的衬底的制造方法的一种示例流程中的器件立体结构示意图。
[0037]图4是本专利技术一实施例的衬底的制造方法的另一种示例流程中的器件立体结构示意图。
[0038]图5是本专利技术一实施例的电子装置的一个电子元件的器件剖面结构示意图。
具体实施方式
[0039]在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。自始至终相同附图标记表示相同的元件。应当明白，当元件被称为"连接"、"耦接"其它元件时，其可以直接地连接其它元件，或者可以存在居间的元件。相反，当元件被
称为"直接连接到"其它元件时，则不存在居间的元件。所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“一侧”、“另一侧”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。进一步地，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上，“多层”的含义是两层或两层以上。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
[0040]以下结合附图和具体实施例对本专利技术提出的技术方案作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0041]请参考图1，本专利技术一实施例提供一种衬底，其包括间隔排本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种衬底，其特征在于，包括：间隔排列的若干导电结构；形成在相邻所述导电结构之间的绝缘隔离结构；氧化物绝缘芯柱，形成在所述导电结构上。2.如权利要求1所述的衬底，其特征在于，所有所述导电结构同一侧上的氧化物绝缘芯柱呈阵列排布。3.如权利要求2所述的衬底，其特征在于，所述绝缘隔离结构和所述导电结构呈相互平行的条状，每条所述导电结构的顶面或底面形成至少一个所述氧化物绝缘芯柱。4.如权利要求1
‑
3中任一项所述的衬底，其特征在于，所述导电结构的材料包括金属、石墨、掺杂的半导体和金属硅化物中的至少一种。5.一种电子装置，其特征在于，包括：如权利要求1
‑
4中任一项所述的衬底，以及，围绕在所述衬底的氧化物绝缘芯柱上的电子元件，所述电子元件与所述氧化物绝缘芯柱下方的所述衬底中的导电结构电性连接。6.如权利要求5所述的电子装置，其特征在于，所述电子元件包括晶体管、电阻器、电容器、二极管、电感器中的至少一种。7.一种衬底的制造方法，其特征在于，包括：形成间隔排列的导电结构与绝缘隔离结构；在所述导电结构上形成至少一个氧化物绝缘芯柱。8.如权利要求7所述的衬底的制造方法，其特征在于，在所述导电结构上形成至少一个氧化物绝缘芯柱的步骤包括：沉积牺牲层于所述导电结构与绝缘隔离结构上；刻蚀...
【专利技术属性】
技术研发人员：吴巍，徐征，
申请(专利权)人：徐征，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。