基于北斗授时芯片的任意频率TOD实现方法技术

本发明专利技术公开了基于北斗授时芯片的任意频率TOD实现方法，包括将北斗授时芯片与FPGA芯片相连构成北斗授时系统；通过参数配置的方式和复位信号，参数包括基准时间信息、FPGA工作时钟频率大小、所需输出TOD之间跳频信号的间隔个数、间隔的跳数所需要的时间对应的FPGA时钟计数的数值；FPGA芯片通过北斗授时芯片获得1PPS秒脉冲信息和北斗时间信息；按照基准时间信息，将北斗时间信息转换为时间差信息；以FPGA工作时钟频率计算一个TOD周期所需FPGA时钟计数的数值，以1PPS秒脉冲上升沿为基准，重新计算每秒内包含的所有TOD信息。本发明专利技术叙述的方法通过参数配置方式实现任意频率TOD产生和切换，通过每秒更新一秒内的TOD信息，有效的将输出TOD精度控制在晶振稳定度之内。将输出TOD精度控制在晶振稳定度之内。将输出TOD精度控制在晶振稳定度之内。

【技术实现步骤摘要】
基于北斗授时芯片的任意频率TOD实现方法


[0001]本专利技术涉及TOD信息技术，特别涉及一种基于北斗授时芯片的任意频率TOD实现方法。

技术介绍

[0002]时间信息(Time of Day，TOD)是跳频图案实时状态信息或实时时钟信息。实时时钟信息包括年、月、日、时、分、秒等，状态信息指伪码发生器实时的码序列状态。根据这些信息，接收端就可以知道当前跳频驻留时间的频率和下一秒驻留时间应当处在什么频率上。目前一种频率TOD对应一个程序，如果需要融合十个频率TOD就需要十个程序之间通过参数控制进行切换，程序设计复杂，资源开销庞大。

技术实现思路

[0003]本专利技术的目的提供一种基于北斗授时芯片的任意频率TOD实现方法，解决上述现有技术问题中的一个或多个。
[0004]本专利技术提出一种基于北斗授时芯片的任意频率TOD实现方法，包括如下步骤：
[0005]将北斗授时芯片与FPGA芯片相连构成北斗授时系统；
[0006]配置参数和复位信号，参数包括基准时间信息和FPGA工作时钟频率；
[0007]FPGA芯片通过北斗授时芯片获得1PPS秒脉冲信息和北斗时间信息；
[0008]计算北斗时间信息相对于基准时间信息的时间差信息；
[0009]根据时间差信息和FPGA工作时钟频率计算一个TOD周期所需FPGA时钟计数的数值，以1PPS秒脉冲上升沿为基准，重新计算每秒内包含的所有TOD信息。
[0010]在一些实施方式中，所述北斗授时芯片通过两根信号线与所述FPGA芯片相连，两根所述信号线分别为1PPS秒脉冲信息信号线和UART串口北斗短报文信息信号线。
[0011]在一些实施方式中，所述北斗授时芯片与所述FPGA芯片之间的信息传输方向为由所述北斗授时芯片向着所述FPGA芯片单向传输。
[0012]在一些实施方式中，所述FPGA芯片通过1PPS秒脉冲信息信号线获得北斗授时芯片的1PPS秒脉冲信息，
[0013]所述FPGA芯片获得北斗时间信息的过程包括：
[0014]所述FPGA芯片通过UART串口北斗短报文信息信号线获得北斗授时芯片每一秒传送的北斗短报文数据包；
[0015]解析北斗短报文数据包，提取出＄BDZDA数据帧；
[0016]从＄BDZDA数据帧中进一步解析出本数据帧的有效性，确认＄BDZDA数据帧是否有效；
[0017]若＄BDZDA数据帧无效，则不进行后续运算；
[0018]若＄BDZDA数据帧有效，则进一步解析出北斗时间信息，北斗时间信息包括年的千位、年的百位、年的十位、年的个位、月的十位、月的个位、日的十位、日的个位、时的十位、时
的个位、分的十位、分的个位、秒的十位、秒的个位。
[0019]在一些实施方式中，计算北斗时间信息相对于基准时间信息的时间差信息的过程如下：
[0020]将获取到的北斗时间信息和基准时间信息进行相减运算，并将运算结果的单位转换为秒或毫秒，转换后的结果即为北斗时间相对于基准时间的时间差信息。
[0021]在一些实施方式中，将运算结果单位转换为秒。
[0022]在一些实施方式中，
[0023]参数还包括所需输出一个TOD的周期间隔时间、TOD的周期对应的FPGA时钟计数的数值；
[0024]设FPGA工作时钟频率为F赫兹，输出一个TOD的周期间隔时间为T秒，则一个TOD的周期对应的FPGA时钟计数的数值为T*F，记为TF；
[0025]北斗时间信息转换的时间差信息为TB秒，则该秒数相对FPGA时钟计数的数值为TB*F，
[0026]得到的整数部分为这一秒之前最后一个TOD信息，记为TOD0，余数部分为这一秒之前最后一个TOD距离这一秒的起始点1PPS对应的时间长度换算的FPGA时钟计数的数值，记为N0，则当前这一秒1PPS后的输出的第一个TOD信息为TOD0+1，当前这一秒1PPS后的输出的第一个TOD和1PPS之间的时间间隔对应的FPGA时钟计数的数值为TF
‑
N0。
[0027]在一些实施方式中，
[0028]参数还包括所需输出TOD之间跳频信号的间隔个数、间隔的跳数所需要的时间对应的FPGA时钟计数的数值；
[0029]设输出M跳TOD，则每秒有周期性均匀的M个跳频信号，
[0030]设FPGA工作时钟频率记为F赫兹；
[0031]每隔N个跳频信号输出一个跳频信号，每个跳频信号的FPGA时钟计数的数值是F/M，则N个跳频信号所需要的时间对应的FPGA时钟计数的数值是N*F/M，即一个TOD的周期对应的FPGA时钟计数的数值是N*F/M；
[0032]北斗时间信息转换的时间差信息为TB秒，则该时间差信息相应的FPGA时钟计数的数值为TB*F；
[0033]TB*F除N个跳频信号所需要的时间对应的FPGA时钟计数的数值N*F/M，即TB*F/(N*F/M)，运算得到的整数部分记为TOD0，则TOD0*N为这一秒之前输出最后一个TOD信息，运算得到的余数部分为这一秒之前输出最后一个TOD距离这一秒的起始点1PPS秒脉冲信息对应的时长换算的FPGA时钟计数的数值，记为N0，则当前这一秒1PPS后的输出的第一个TOD信息为(TOD0+1)*N，当前这一秒1PPS后的输出的第一个TOD和1PPS之间的时间间隔对应的FPGA时钟计数的数值为TF
‑
N0。
[0034]在一些实施方式中，实现下一秒完全不同TOD频率切换的过程为：
[0035]给予FPGA芯片上的TOD产生模块一个复位信号，TOD产生模块转换至复位状态；
[0036]通过参数传递的方式改变所需新的TOD对应的参数；
[0037]参数配置完成之后，关闭复位信号；
[0038]TOD产生模块在下一秒1PPS到来之后输出该一秒时间内对应的所有TOD信息。
[0039]本专利技术所述的基于北斗授时芯片的任意频率TOD实现方法的优点为：
[0040]通过参数配置方式实现任意频率TOD产生和切换，通过每秒更新所需输出的TOD信息，将输出TOD精度控制在晶振稳定度之内。
附图说明
[0041]图1为本专利技术的实施例1的示例1中2000年1月1日0时0分0秒跳频输出示意图；
[0042]图2为本专利技术的实施例1的示例1中2001年1月1日0时0分1秒跳频输出示意图。
具体实施方式
[0043]实施例1
[0044]本实施例中提出一种基于北斗授时芯片的任意频率TOD实现方法，该方法执行前将北斗授时芯片与FPGA芯片相连构成北斗授时系统，
[0045]需要说明的是，北斗授时芯片通过两根信号线与FPGA芯片相连，两根信号线分别为1PPS秒脉冲信息信号线和UART串口北斗短报文信息信号线，北斗授时芯片与所述FPGA芯片之间的信息传输方向为由北斗授时芯片向着FPGA芯片单向传输，其中
[0046本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于北斗授时芯片的任意频率TOD实现方法，其特征在于，包括如下步骤：将北斗授时芯片与FPGA芯片相连构成北斗授时系统；配置参数和复位信号，参数包括基准时间信息和FPGA工作时钟频率；FPGA芯片通过北斗授时芯片获得1PPS秒脉冲信息和北斗时间信息；计算北斗时间信息相对于基准时间信息的时间差信息；根据时间差信息和FPGA工作时钟频率计算一个TOD周期所需FPGA时钟计数的数值，以1PPS秒脉冲上升沿为基准，重新计算每秒内包含的所有TOD信息。2.根据权利要求1所述的基于北斗授时芯片的任意频率TOD实现方法，其中，所述北斗授时芯片通过两根信号线与所述FPGA芯片相连，两根所述信号线分别为1PPS秒脉冲信息信号线和UART串口北斗短报文信息信号线。3.根据权利要求1或2所述的基于北斗授时芯片的任意频率TOD实现方法，其中，所述北斗授时芯片与所述FPGA芯片之间的信息传输方向为由所述北斗授时芯片向着所述FPGA芯片单向传输。4.根据权利要求2所述的基于北斗授时芯片的任意频率TOD实现方法，其中，所述FPGA芯片通过1PPS秒脉冲信息信号线获得北斗授时芯片的1PPS秒脉冲信息，所述FPGA芯片获得北斗时间信息的过程包括：所述FPGA芯片通过UART串口北斗短报文信息信号线获得北斗授时芯片每一秒传送的北斗短报文数据包；解析北斗短报文数据包，提取出＄BDZDA数据帧；从＄BDZDA数据帧中进一步解析出本数据帧的有效性，确认＄BDZDA数据帧是否有效；若＄BDZDA数据帧无效，则不进行后续运算；若＄BDZDA数据帧有效，则进一步解析出北斗时间信息，北斗时间信息包括年的千位、年的百位、年的十位、年的个位、月的十位、月的个位、日的十位、日的个位、时的十位、时的个位、分的十位、分的个位、秒的十位、秒的个位。5.根据权利要求1或4所述的基于北斗授时芯片的任意频率TOD实现方法，其中，计算北斗时间信息相对于基准时间信息的时间差信息的过程如下：将获取到的北斗时间信息和基准时间信息进行相减运算，并将运算结果的单位转换为秒或毫秒，转换后的结果即为北斗时间相对于基准时间的时间差信息。6.根据权利要求5所述的基于北斗授时芯片的任意频率TOD实现方法，其中，将运算结果单位转换为秒。7.根据权利要求1所述的基于北斗授时芯片的任意频率TOD实现方法，其中，参数还包括所需输出一个TOD的周期间隔时间、TOD的周期对应的FPGA时钟计数的数值；设FPGA工作时钟频率为F赫兹，输出一个TOD的周期间隔时间为T秒，则一个TOD的周期对应的FPGA时钟计数的数值为T*F，记为TF；北斗时间信息转换的时间差信息为TB秒，则该秒数相对FPGA时钟计数的数值为TB*F，得到的整数部分为这一秒之前最后一个TOD信息，记为TOD0，余数部分为这一秒之前最后一个TOD距离这一秒的起始点1PPS对应的时间...

【专利技术属性】
技术研发人员：李坤龙，徐海胜，
申请(专利权)人：微感科技南通有限公司，
类型：发明
国别省市：