扇出型系统级封装结构及封装方法技术方案

本发明专利技术提供一种扇出型系统级封装结构及封装方法，该方法包括：提供支撑基底，形成第一再布线层，提供一连接桥与第一再布线层电连接，形成封装层和第二再布线层，形成导电块与第一再布线层电连接，提供第一功能芯片和元器件分别与第二再布线层电连接，提供一封装晶圆，将导电块与封装晶圆连接。本发明专利技术通过连接桥实现上下层的互连，提高I/O线路密度，可以在一片封装晶圆中将处理器、记忆体等功能芯片和光电元器件、光学元件及MEMS元件等集成在一个封装体内实现一个基本完整的功能；另外，还可在导电块连接第二功能芯片与连接器，在实现高密度密封连接的同时，具有更高的灵活性与更广泛的相容性，增加封装体性能。增加封装体性能。增加封装体性能。

【技术实现步骤摘要】
扇出型系统级封装结构及封装方法


[0001]本专利技术属于半导体封装领域，涉及一种扇出型系统级封装结构及封装方法。

技术介绍

[0002]随着科技的进步，电子终端产品的小型化和多功能化成为产业发展的大趋势，一些先进的封装技术如芯片级封装(CSP)、晶圆级封装(WLP)、系统级封装(SIP)等应运而生。系统级封装技术作为新兴异质集成技术，成为越来越多芯片的封装形式，系统级封装是将多种功能芯片和元器件集成在一个封装内，从而实现一个基本完整的功能，有开发周期短，功能多，功耗低，性能优良，体积小，质量轻等优点。
[0003]半导体产业的快速发展，芯片的最小特征尺寸也在不断地突破极限，进入纳米级别。半导体产品向小型化、密集化发展，对封装体的电路密度、精度也提出了更高要求然而，现有的系统级封装还存在整合性差、相容性差、集成度小等缺陷，无法满足超高密度封装需求。
[0004]因此，提供一种新的扇出型系统级封装结构及封装方法是本领域技术人员需要解决的课题。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种扇出型系统级封装结构及封装方法，用于解决现有技术中系统级封装还存在整合性差、相容性差、集成度小等问题。
[0006]为实现上述目的，本专利技术提供一种扇出型系统级封装方法，包括以下步骤：
[0007]1)提供一支撑基底，于所述支撑基底上形成第一再布线层；
[0008]2)提供一连接桥，将所述连接桥电连接于所述第一再布线层上；
[0009]3)于所述第一再布线层上形成封装层，所述封装层覆盖所述连接桥，并减薄所述封装层以显露所述连接桥的顶面；
[0010]4)于所述封装层上形成第二再布线层，所述第二再布线层与所述连接桥电连接；
[0011]5)去除所述支撑基底，于所述第一再布线层远离所述封装层的一面形成导电块，所述导电块与所述第一再布线层电连接；
[0012]6)提供至少一第一功能芯片和至少一元器件，将所述第一功能芯片和所述元器件分别与所述第二再布线层远离所述封装层的一面电连接；
[0013]7)于所述第二再布线层上形成冷却盖，所述冷却盖与所述第二再布线层之间形成空腔，所述第一功能芯片和所述元器件均位于所述空腔中；
[0014]8)提供一封装晶圆，将所述导电块与所述封装晶圆连接。
[0015]可选地，执行步骤2)之前，还包括于所述第一再布线层上的预设位置形成导电柱的步骤，所述导电柱与所述第一再布线层电连接；在步骤2)中，所述连接桥与所述导电柱间隔预设距离；在步骤3)中，所述封装层还覆盖所述导电柱，减薄后的所述封装层还显露所述
导电柱的顶面；在步骤4)中，所述第二再布线层还与所述导电柱电连接。
[0016]可选地，所述连接桥包括无机穿孔桥，所述无机穿孔桥包括于硅通孔中填充导电金属形成的芯片连接桥。
[0017]可选地，所述连接桥包括有机穿孔桥，所述有机穿孔桥包括于有机模塑中形成通孔并填充导电金属形成的芯片连接桥。
[0018]可选地，所述导电块包括焊球或导电插件。
[0019]可选地，所述提供一封装晶圆，将所述导电块与所述封装晶圆连接之前，还包括以下步骤：
[0020]提供至少一第二功能芯片，将所述第二功能芯片与所述导电块连接；
[0021]提供一连接器，将所述连接器与所述导电块连接，所述第二功能芯片与所述连接器间隔预设距离，所述封装晶圆通过所述连接器与所述导电块连接。
[0022]本专利技术还提供一种扇出型系统级封装结构，包括：
[0023]第一再布线层：
[0024]第二再布线层，位于所述第一再布线层上方并与所述第一再布线层间隔预设距离；
[0025]封装层，位于所述第一再布线层与所述第二再布线层之间；
[0026]连接桥，在垂直方向贯穿所述封装层，所述连接桥的底端与所述第一再布线层电连接，所述连接桥的顶端与所述第二再布线层电连接；
[0027]导电块，位于所述第一金属布线层远离所述封装层的一面，所述导电块与所述第一再布线层电连接；
[0028]至少一第一功能芯片，所述第一功能芯片位于所述第二再布线层远离所述封装层的一面，所述第一功能芯片与所述第二再布线层电连接；
[0029]至少一元器件，所述元器件位于所述第二再布线层远离所述封装层的一面，所述元器件与所述第二再布线层电连接，所述第一功能芯片与所述元器件间隔预设距离；
[0030]冷却盖，位于所述第二再布线层远离所述封装层的一面，所述冷却盖与所述第二再布线层之间形成空腔，所述第一功能芯片和所述元器件位于所述空腔中；
[0031]封装晶圆，位于所述第一再布线层具有所述导电块的一侧，所述封装晶圆与所述导电块连接。
[0032]可选地，还包括导电柱，所述导电柱位于所述第一再布线层和所述第二再布线层之间且贯穿所述封装层，所述导电柱的底端与所述第一再布线层电连接，所述导电柱的顶端与所述第一再布线层电连接。
[0033]可选地，所述连接桥包括无机穿孔桥，所述无机穿孔桥包括于硅通孔中填充导电金属形成的芯片连接桥。
[0034]可选地，所述连接桥包括有机穿孔桥，所述有机穿孔桥包括于有机模塑中形成通孔并填充导电金属形成的芯片连接桥。
[0035]可选地，所述导电块包括焊球或导电插件。
[0036]可选地，所述封装晶圆与所述导电块之间还包括连接器与至少一第二功能芯片，所述连接器与所述导电块连接，所述第二功能芯片与所述导电块连接，所述第二功能芯片与所述连接器间隔预设距离，所述封装晶圆通过所述连接器与所述导电块电连接。
[0037]如上所述，本专利技术的扇出型系统级封装结构及封装方法中，通过连接桥实现上下层的互连，提高I/O线路密度，在第二再布线层上连接第一功能芯片及元器件做高密度连接封装，可以在一片封装晶圆(例如8寸或12寸)中将处理器、记忆体等功能芯片和光电元器件、光学元件及MEMS元件等集成在一个封装体内实现一个基本完整的功能，能够提高制程结构的整合性；另外，还可以在导电块连接第二功能芯片与连接器，在实现高密度封装连接的同时，具有更高的灵活性与更广泛的相容性，增加封装体性能。
附图说明
[0038]图1显示为本专利技术的扇出型系统级封装方法的工艺流程图。
[0039]图2显示为本专利技术的扇出型系统级封装方法中提供一衬底并形成剥离层的示意图。
[0040]图3显示为本专利技术的扇出型系统级封装方法中于剥离层上形成第一再布线层，并于所述第一再布线层远离支撑基底的一面形成第一开口的示意图。
[0041]图4显示为本专利技术的扇出型系统级封装方法中于第一再布线层上形成导电柱的示意图。
[0042]图5显示为本专利技术的扇出型系统级封装方法中提供一连接桥，并将连接桥连接于第一再布线层的示意图。
[0043]图6显示为本专利技术的扇出型系统级封装方法中于第一再布线层上形成封装层的示意图。
[0044本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扇出型系统级封装方法，其特征在于，包括以下步骤：1)提供一支撑基底，于所述支撑基底上形成第一再布线层；2)提供一连接桥，将所述连接桥电连接于所述第一再布线层上；3)于所述第一再布线层上形成封装层，所述封装层覆盖所述连接桥，并减薄所述封装层以显露所述连接桥的顶面；4)于所述封装层上形成第二再布线层，所述第二再布线层与所述连接桥电连接；5)去除所述支撑基底，于所述第一再布线层远离所述封装层的一面形成导电块，所述导电块与所述第一再布线层电连接；6)提供至少一第一功能芯片和至少一元器件，将所述第一功能芯片和所述元器件分别与所述第二再布线层远离所述封装层的一面电连接；7)于所述第二再布线层上形成冷却盖，所述冷却盖与所述第二再布线层之间形成空腔，所述第一功能芯片和所述元器件均位于所述空腔中；8)提供一封装晶圆，将所述导电块与所述封装晶圆连接。2.根据权利要求1所述的扇出型系统级封装方法，其特征在于：执行步骤2)之前，还包括于所述第一再布线层上的预设位置形成导电柱的步骤，所述导电柱与所述第一再布线层电连接；在步骤2)中，所述连接桥与所述导电柱间隔预设距离；在步骤3)中，所述封装层还覆盖所述导电柱，减薄后的所述封装层还显露所述导电柱的顶面；在步骤4)中，所述第二再布线层还与所述导电柱电连接。3.根据权利要求1所述的扇出型系统级封装方法，其特征在于：所述连接桥包括无机穿孔桥，所述无机穿孔桥包括于硅通孔中填充导电金属形成的芯片连接桥。4.根据权利要求1所述的扇出型系统级封装方法，其特征在于：所述连接桥包括有机穿孔桥，所述有机穿孔桥包括于有机模塑中形成通孔并填充导电金属形成的芯片连接桥。5.根据权利要求1所述的扇出型系统级封装方法，其特征在于：所述导电块包括焊球或导电插件。6.根据权利要求1
‑
5中任意一项所述的扇出型系统级封装方法，其特征在于，所述提供一封装晶圆，将所述导电块与所述封装晶圆连接之前，还包括以下步骤：提供至少一第二功能芯片，将所述第二功能芯片与所述导电块连接；提供一连接器，将所述连接器与所述导电块连接，所述第二功能芯片与所述连接器间隔预设距离，所述封装晶圆通过所述连接器与所述导电...

【专利技术属性】
技术研发人员：陈彦亨，林正忠，
申请(专利权)人：盛合晶微半导体江阴有限公司，
类型：发明
国别省市：