用于生成量子比特操控信号的装置及量子计算机控制系统制造方法及图纸

本发明专利技术公开了用于生成量子比特操控信号的装置及量子计算机控制系统。该装置包括：正余弦信号发生器，用于在工作时钟作用下分别并行输出预设路数的频率相同的正弦信号和余弦信号；包络发生器，用于根据目标单比特旋转门从预存的对应表中确定目标操控信号的包络，在工作时钟作用下分别并行输出预设路数的包络同相分量和包络正交分量，对应表存储有不同单比特旋转门对应的操控信号；信号混合器，用于在工作时钟作用下将预设路数的正弦信号与包络同相分量、预设路数的余弦信号与包络正交分量相乘，将两个相乘结果相加得到所述目标操控信号，使得目标操控信号与本振信号的相位差一致。本发明专利技术能够在实现相同单比特旋转门时自动补偿操控信号的相位。补偿操控信号的相位。补偿操控信号的相位。

【技术实现步骤摘要】
用于生成量子比特操控信号的装置及量子计算机控制系统


[0001]本专利技术涉及量子计算领域，特别是涉及一种用于生成量子比特操控信号的装置及量子计算机控制系统。

技术介绍

[0002]对Qubit(量子比特)进行单比特旋转门操作通过对量子比特施加操控信号实现，操控信号的相位决定了布洛赫球中量子比特态矢的旋转轴在XY平面的角度，操控信号的幅值决定了态矢绕旋转轴的旋转角度。由于作用在量子比特上的信号是射频信号(RF)，而初始生成的操控信号是中频信号(IF)，因此需要将中频的操控信号与本振信号(LO)混频得到射频的操控信号。
[0003]然而，本申请的专利技术人在长期的研究中发现，在连续实现多个相同的单比特旋转门时，会出现前后两个单比特旋转门的中频的操控信号与本振信号的相位差不一致的情形，导致前后两个单比特旋转门不同。为了得到相同的单比特旋转门，现有的做法是改变后一个单比特旋转门的中频的操控信号的相位。但实现相同的单比特旋转门却要生成不同的操控信号，这会导致以单比特旋转门为单位对量子比特进行控制十分困难。

技术实现思路

[0004]本专利技术的目的是提供一种用于生成量子比特操控信号的装置及量子计算机控制系统，以解决现有技术中实现相同的单比特旋转门却要生成不同的操控信号的问题，能够在实现相同单比特旋转门时自动补偿操控信号的相位，进而实现以单比特旋转门为单位控制量子比特。
[0005]为解决上述技术问题，本专利技术提供一种用于生成量子比特操控信号的装置，所述操控信号与本振信号混频由中频变为射频后作用在量子比特上实现单比特旋转门，包括：
[0006]正余弦信号发生器，用于在工作时钟作用下分别并行输出预设路数的频率相同的正弦信号和余弦信号；
[0007]包络发生器，用于根据目标单比特旋转门从预存的对应表中确定目标操控信号的包络，在所述工作时钟作用下分别并行输出预设路数的包络同相分量和包络正交分量，所述对应表存储有不同单比特旋转门对应的操控信号；
[0008]信号混合器，用于在所述工作时钟作用下将预设路数的正弦信号与包络同相分量、预设路数的余弦信号与包络正交分量相乘，将两个相乘结果相加得到所述目标操控信号，使得所述目标操控信号与所述本振信号的相位差一致。
[0009]优选的，还包括并串转换模块：
[0010]所述信号混合器还用于将所述目标操控信号分为至少一路并行输出；
[0011]所述并串转换模块用于在串行时钟的作用下将至少一路并行输出的目标操控信号转换为串行信号，其中，所述串行时钟的频率不低于所述工作时钟的频率。
[0012]优选的，所述正余弦信号发生器包括地址获取模块和存储器，所述存储器存储有
第一数量的预设频率的正弦值和余弦值：
[0013]所述地址获取模块用于在工作时钟作用下依次获取以预设步长递增的查表地址，并送入存储器；
[0014]所述存储器被配置为每送入一个查表地址时，分别并行输出第二数量的用于分别形成正弦信号和余弦信号的当前正弦值和当前余弦值；
[0015]其中，所述第二数量为所述预设路数，每次输出的正弦值和余弦值的相位以预设相位增量递增，相邻两次输出的正弦值和余弦值在相位上连续，所述预设相位增量根据所述预设频率、所述第一数量、所述第二数量和所述工作时钟的频率确定。
[0016]优选的，所述存储器提供相同的两张查找表，所述两张查找表分别存储正弦值和余弦值，所述查找表的查表地址位数为第一位数A，所述查找表的数据位数为第二位数B，相位连续的第二数量的正弦值和余弦值对应同一个查表地址，其中，2
A
与第二数量的乘积等于2
B
。
[0017]优选的，所述查找表具有第二数量的子表，每个所述子表存储的正弦值或余弦值的数量为2
B
，每个所述子表的相同数据位对应同一个查表地址，且相同数据位存储的正弦值或余弦值在相位上连续，同一个子表中相邻两个数据位存储的正弦值或余弦值的相位相差第二数量的预设相位增量。
[0018]优选的，所述预设相位增量为：
[0019][0020]其中，N表示所述第一数量，取值范围为[1，2
B
]，c表示所述第二数量，f
out
表示所述预设频率，f
S
表示所述工作时钟的频率。
[0021]优选的，所述正弦信号为：
[0022][0023]所述余弦信号为：
[0024][0025]其中，n表示所述查表地址的值，取值范围为[0，2
A
－1]，a表示幅值，表示初相，b表示偏距。
[0026]优选的，所述正余弦信号发生器包括地址获取模块和存储有至少四分之一周期的三角函数值的存储器，一个周期的三角函数值的数量为第一数量，所述存储器的数量为第二数量；
[0027]所述地址获取模块用于在工作时钟作用下依次获取多路查表地址，并分别送入第二数量的存储器，同一时刻相邻两路的查表地址相差预设相位增量，同一路相邻两个查表地址相差预设相位增量的第二数量倍数；
[0028]所述存储器被配置为每送入一个查表地址时，输出当前正弦值和当前余弦值，分别形成预设频率的正弦信号和余弦信号；
[0029]其中，所述第二数量为所述预设路数，所述预设相位增量根据所述预设频率、所述第一数量、所述第二数量和所述工作时钟的频率确定。
[0030]优选的，所述存储器存储的三角函数值为至少四分之一周期的正弦值、至少四分
之一周期的余弦值或者至少四分之一周期的正弦值和余弦值。
[0031]优选的，所述存储器被配置为每送入一个查表地址时，检查当前查表地址是否存储有对应的正弦值或余弦值，在存储有对应的正弦值或余弦值时，输出存储的当前正弦值和当前余弦值，分别形成预设频率的正弦信号和余弦信号，以及在没有存储有对应的正弦值或余弦值时，根据正弦值或余弦值的周期性计算出对应的正弦值或余弦值，输出计算的当前正弦值和当前余弦值，分别形成预设频率的正弦信号和余弦信号。
[0032]优选的，所述存储器提供查找表，所述查找表存储有四分之一周期的正弦值，所述查找表的查表地址位数为第一位数A，其中，2
A
与第一数量相等。
[0033]优选的，所述预设相位增量为：
[0034][0035]其中，N表示所述第一数量，c表示所述第二数量，f
out
表示所述预设频率，f
S
表示所述工作时钟的频率，Round()表示取整函数。
[0036]优选的，所述正弦信号为：
[0037][0038]所述余弦信号为：
[0039][0040]其中，n*PINC表示所述查表地址的值，n的取值范围为[0，2
A
－1]，a表示幅值，表示初相，b表示偏距。
[0041]优选的，所述存储器输出的当前正弦值为：
[0042][0043]所述存储器输出的当前余弦值为：
[0044][0045本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于生成量子比特操控信号的装置，所述操控信号与本振信号混频由中频变为射频后作用在量子比特上实现单比特旋转门，其特征在于，包括：正余弦信号发生器，用于在工作时钟作用下分别并行输出预设路数的频率相同的正弦信号和余弦信号；包络发生器，用于根据目标单比特旋转门从预存的对应表中确定目标操控信号的包络，在所述工作时钟作用下分别并行输出预设路数的包络同相分量和包络正交分量，所述对应表存储有不同单比特旋转门对应的操控信号；信号混合器，用于在所述工作时钟作用下将预设路数的正弦信号与包络同相分量、预设路数的余弦信号与包络正交分量相乘，将两个相乘结果相加得到所述目标操控信号，使得所述目标操控信号与所述本振信号的相位差一致。2.根据权利要求1所述的装置，其特征在于，还包括并串转换模块：所述信号混合器还用于将所述目标操控信号分为至少一路并行输出；所述并串转换模块用于在串行时钟的作用下将至少一路并行输出的目标操控信号转换为串行信号，其中，所述串行时钟的频率不低于所述工作时钟的频率。3.根据权利要求1或2所述的装置，其特征在于，所述正余弦信号发生器包括地址获取模块和存储器，所述存储器存储有第一数量的预设频率的正弦值和余弦值：所述地址获取模块用于在工作时钟作用下依次获取以预设步长递增的查表地址，并送入存储器；所述存储器被配置为每送入一个查表地址时，分别并行输出第二数量的用于分别形成正弦信号和余弦信号的当前正弦值和当前余弦值；其中，所述第二数量为所述预设路数，每次输出的正弦值和余弦值的相位以预设相位增量递增，相邻两次输出的正弦值和余弦值在相位上连续，所述预设相位增量根据所述预设频率、所述第一数量、所述第二数量和所述工作时钟的频率确定。4.根据权利要求3所述的装置，其特征在于，所述存储器提供相同的两张查找表，所述两张查找表分别存储正弦值和余弦值，所述查找表的查表地址位数为第一位数A，所述查找表的数据位数为第二位数B，相位连续的第二数量的正弦值和余弦值对应同一个查表地址，其中，2
A
与第二数量的乘积等于2
B
。5.根据权利要求4所述的装置，其特征在于，所述查找表具有第二数量的子表，每个所述子表存储的正弦值或余弦值的数量为2
B
，每个所述子表的相同数据位对应同一个查表地址，且相同数据位存储的正弦值或余弦值在相位上连续，同一个子表中相邻两个数据位存储的正弦值或余弦值的相位相差第二数量的预设相位增量。6.根据权利要求5所述的装置，其特征在于，所述预设相位增量为：其中，N表示所述第一数量，取值范围为[1，2
B
]，c表示所述第二数量，f
out
表示所述预设频率，f
S
表示所述工作时钟的频率。7.根据权利要求6所述的装置，其特征在于，所述正弦信号为：
所述余弦信号为：其中，n表示所述查表地址的值，取值范围为[0，2
A
－1]，a表示幅值，表示初相，b表示偏距。8....

【专利技术属性】
技术研发人员：李雪白，孔伟成，
申请(专利权)人：合肥本源量子计算科技有限责任公司，
类型：发明
国别省市：