多高度互连结构及相关联系统及方法技术方案

本文中提供用于半导体装置的多高度互连结构的系统及方法。所述多高度互连结构通常包含具有初级导电柱(122)及次级导电柱(132)的初级层级半导体裸片(120)，其中所述初级导电柱相比于所述次级导电柱具有较大高度。所述半导体装置可进一步包含：衬底(110)，其经由所述初级导电柱电耦合到所述初级层级半导体裸片；及次级层级半导体裸片(130)，其经由所述次级导电柱电耦合到所述初级层级半导体裸片。可使用单一光致抗蚀剂掩模或多个光致抗蚀剂掩模形成所述多高度柱。在一些配置中，所述初级导电柱及所述次级导电柱可仅布置于所述裸片及/或所述衬底的正面上。或所述衬底的正面上。或所述衬底的正面上。

【技术实现步骤摘要】
【国外来华专利技术】多高度互连结构及相关联系统及方法


[0001]本公开大体上涉及半导体装置，且在若干实施例中，更特定地涉及形成用于裸片到裸片、裸片到衬底及/或三维集成电路互连的多高度互连结构的系统及方法。

技术介绍

[0002]例如存储器装置、微处理器及发光二极管的微电子装置通常包含安装到衬底且包覆于保护性覆盖物中的一或多个半导体裸片。半导体裸片包含功能特征，例如存储器单元、处理器电路、互连电路系统等等。半导体裸片制造商面临着越来越大的压力来减小由半导体裸片占据的体积，同时增加所得经囊封组合件的容量及/或速度。为了满足这些及其它需求，半导体裸片制造商常常将多个半导体裸片竖直地堆叠于彼此顶部上，以增加安装有半导体裸片的电路板或其它元件上的有限体积内的微电子装置的容量或性能。在竖直半导体裸片堆叠组合件中，硅通孔(TSV)常常用以进行通过裸片的电连接。
[0003]个别或堆叠式半导体裸片通常经由衬底上的裸片或迹线上的金属接合衬垫在具有不同大小的焊球的裸片到多裸片(D2MD)或裸片到衬底(D2S)配置处电耦合。运用在接合衬垫上形成的柱来进行一些裸片到裸片(D2D)互连。在组装期间，回焊柱的端上的焊球及/或焊料凸块以从D2D、D2MD及D2S电连接形成连接。使用不同大小的焊球的常规组装方法限制可能的裸片配置。
附图说明
[0004]图1A是展示根据本专利技术技术的实施例而配置的具有多高度互连结构的半导体装置的放大横截面图。
[0005]图1B是展示图1A的半导体装置的放大部分的细节视图。
[0006]图2是展示根据本专利技术技术的另一实施例而配置的具有多高度互连结构的半导体装置的放大横截面图。
[0007]图3是展示根据本专利技术技术的另一实施例而配置的具有多高度互连结构的多板上芯片(COB)半导体装置的放大横截面图。
[0008]图4A是展示根据本专利技术技术的另一实施例而配置的具有直径不同的初级抗蚀剂开口及次级抗蚀剂开口的光致抗蚀剂掩模的放大平面图。
[0009]图4B是具有使用图4A的光致抗蚀剂掩模而形成的多高度互连结构的半导体装置的横截面图。
[0010]图5A及5B是展示根据本专利技术技术的另一实施例而配置的具有第一抗蚀剂开口及第二抗蚀剂开口的第一光致抗蚀剂掩模及第二光致抗蚀剂掩模的放大平面图。
[0011]图5C是具有使用图5A及5B的光致抗蚀剂掩模而形成的多高度互连结构的半导体装置的横截面图。
[0012]图6是包含根据本专利技术技术的实施例而配置的半导体装置的系统的示意图。
具体实施方式
[0013]本文中所公开的技术涉及半导体装置、具有半导体装置的系统，及用于制造半导体装置的相关方法。术语“半导体装置”通常是指包含一或多种半导体材料的固态装置。半导体装置的实例包含逻辑装置、存储器装置及二极管等等。此外，术语“半导体装置”可指成品装置或在变为成品装置之前的各种处理阶段时的组合件或其它结构。
[0014]取决于术语“衬底”被使用的上下文，所述术语可指支撑电子组件(例如裸片)的结构，例如晶片级衬底、单一化裸片级衬底，或用于裸片堆叠应用的另一裸片。相关领域的一般技术人员将认识到，本文中所描述的方法的合适步骤可在晶片级下或在裸片级下执行。此外，可使用常规半导体制造技术形成本文中所公开的结构，除非上下文另有指示。可例如使用化学气相沉积、物理气相沉积、原子层沉积、旋涂、镀敷及/或其它合适技术来沉积材料。相似地，可例如使用等离子体蚀刻、湿式蚀刻、化学机械平面化或其它合适技术来移除材料。
[0015]本专利技术技术包含由单一裸片上的不同长度(例如高度)的柱界定以实现同时D2D、D2MD及/或D2S连接的多高度互连结构。与本专利技术技术对比，当大小及间隔不允许用于焊球的直径的互连件之间的余隙时，尤其是随着半导体组件之间的间隔增大，具有不同大小的焊球的常规半导体装置封装限制半导体封装的配置，从而需要较大直径的焊球及接合衬垫之间的对应较大空间。在其它常规配置中，焊球的使用可限制制造工艺选项，且可能需要TSV及背面处理。随着裸片的大小及间隔变得越来越紧密，多高度柱允许在将半导体组件互连的同时使接合衬垫间隔较接近。
[0016]多高度柱可用于薄裸片(通常具有低于150微米的晶片厚度)、超薄裸片(通常具有低于50微米的晶片厚度)及超薄接合线(通常具有低于15微米的接合厚度)多芯片封装(MCP)应用以及其它应用中。此类MCP应用中的裸片厚度及间隔产生短分离距离，使得柱可用以形成某些D2D、D2MD及D2S电连接。在一些实施例中，连接到PCB或其它组件的衬底或最下部裸片仍可使用焊球连接；然而，焊球可太宽而不能用于某些配置中。图1A到3所绘示的柱配置是示范性的，且所展示及描述的柱可具有不同高度以产生裸片与衬底之间的所要间隔配置，或可具有不同宽度及/或数量。
[0017]图1A及1B展示具有电连接D2D、D2MD及D2S配置的多高度柱的半导体装置组合件100(“装置100”)。装置100包含使用焊球112电耦合到例如印刷电路板(PCB)150的组件的衬底110。装置100包含直接或间接电耦合到衬底110的多个半导体裸片。在所绘示的实施例中，装置100具有初级层级裸片120、次级层级裸片130及三级层级裸片140(由参考编号140a、140b及140c个别地识别)。装置100具有将初级层级裸片120电耦合到衬底110的初级柱122，及将次级层级裸片130电耦合到初级层级裸片120的次级柱132。如所展示，第一柱122及第二柱132具有不同高度，使得初级层级裸片120可形成到衬底110(D2S)及次级层级裸片130(D2D)两者的电连接，两者均具有与初级层级裸片120不同的间隔配置。
[0018]装置100还可包含三级柱142以将三级层级裸片140a
‑
c电连接到次级层级裸片130(D2D)。第三柱142可具有恒定高度以用于在次级层级裸片130与三级层级裸片140a
‑
c之间形成连接，使得三级层级裸片140a
‑
c全部与次级层级裸片130隔开相同距离。
[0019]次级柱132可取决于制造工艺及/或设计偏好而形成于初级层级裸片120或次级层级裸片130上。在次级柱132形成于次级层级裸片130上的实施例中，次级柱132及三级柱142
在D2MD配置中形成电连接，其中次级层级裸片130电耦合到初级层级裸片120及三级层级裸片140a
‑
c两者。初级柱122、次级柱132及三级柱142分别具有合适长度及宽度以形成电连接且提供装置100的组件之间的所要间隔。在图1A中，初级柱122可形成于衬底110的正面上，次级柱132可形成于初级层级裸片120的正面上，且三级柱142可形成于第三裸片140a
‑
c的正面上。在此布置中，焊球112经由衬底110的背面将第一衬底110电耦合到PCB 150。
[0020]图2展示相比于装置100呈不同布置的半导体装置组合件200(“装置200”)，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其包括：初级层级半导体裸片，其具有初级导电柱及次级导电柱，所述初级导电柱相比于所述次级导电柱具有较大高度；衬底，其通过所述初级导电柱电耦合到所述初级层级半导体裸片；及次级层级半导体裸片，其经由所述次级导电柱电耦合到所述初级层级半导体裸片，其中基于所述初级导电柱及所述次级导电柱的所述高度，所述初级层级半导体裸片与所述衬底之间的距离大于所述初级层级半导体裸片与所述次级层级半导体裸片之间的距离。2.根据权利要求1所述的半导体装置，其进一步包括具有小于所述初级导电柱及所述次级导电柱的高度的三级导电柱，其中所述三级导电柱电耦合到所述次级层级半导体裸片。3.根据权利要求2所述的半导体装置，其进一步包括电耦合到所述三级导电柱的三级层级半导体裸片，其中所述三级层级半导体裸片与所述次级层级半导体裸片之间的距离小于所述初级层级半导体裸片与所述次级层级半导体裸片之间的距离。4.根据权利要求3所述的半导体装置，其进一步包括在所述初级层级半导体裸片与所述三级层级半导体裸片之间的第二次级层级半导体裸片，所述第二次级层级半导体裸片具有硅通孔。5.根据权利要求4所述的半导体装置，其中所述初级层级半导体裸片及所述三级层级半导体裸片通过所述硅通孔经由所述第二次级层级半导体裸片而电耦合。6.根据权利要求4所述的半导体装置，其中所述第二次级层级半导体裸片进一步包括次级导电柱，所述次级导电柱布置于所述第二次级层级半导体裸片的背面上以用于电耦合到所述半导体装置的组件。7.根据权利要求1所述的半导体装置，其中所述初级导电柱及所述次级导电柱布置于所述初级层级半导体裸片的正面上。8.根据权利要求2所述的半导体装置，其中所述次级导电柱及所述三级导电柱布置于所述次级层级半导体裸片的正面上。9.根据权利要求1所述的半导体装置，其中所述衬底经由焊球电耦合到印刷电路板。10.一种用于在半导体裸片上形成多高度导电柱的方法，所述方法包括：将第一光致抗蚀剂掩模施加到所述半导体裸片的表面，所述光致抗蚀剂掩模具有经配置以部分地形成初级导电柱的第一抗蚀剂开口及经配置以形成次级导电柱的第二抗蚀剂开口；通过电化学镀敷工艺通过所述第一抗蚀剂开口将金属电化学地镀敷到所述半导体裸片上以将所述初级导电柱部分地形成到第一高度，且通过所述第二抗蚀剂开口将金属电化学地镀敷到所述半导体裸片上以将所述次级导电柱形成到所述第一高度；从所述半导体裸片移除所述第一光致抗蚀剂掩模以暴露所述部分初级导电柱及所述次级导电柱；将第二光致抗蚀剂掩模施加到覆盖所述次级导电柱的所述半导体裸片的所述表面，所述光致抗蚀剂掩模具有与所述部分初级柱对准且经配置以部分地形成所述初级导电柱的第三抗蚀剂开口；
通过电化学镀敷工艺通过所述第三抗蚀剂开口将金属电化学地镀敷到所述半导体裸片上以将所述初级导电柱部分地形成到大于所述第一高度的第二高度；及从所述半导体裸片移除...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：