一种半导体封装结构及其制备方法技术

本申请公开了一种半导体封装结构及其制备方法，其中半导体封装结构包括封装层、第一器件层、第一绝缘层、导通铜柱以及第二器件层；所述封装层覆盖所述第一器件层；所述第一器件层、所述第一绝缘层以及所述第二器件层依次叠层设置；所述导通铜柱贯穿所述第一绝缘层；所述第一器件层以及所述第二器件层通过所述导通铜柱电气连接第一器件层包括第一线路层、沟槽以及嵌埋器件；所述嵌埋器件与所述第一线路层连接；所述沟槽设置于所述嵌埋器件的下方；所述沟槽与所述嵌埋器件在沿着所述嵌埋器件贴装方向上的投影部分或者完全重合；本方法可以提高封装结构的密闭性，提高产品质量。本申请可广泛应用于半导体技术领域内。请可广泛应用于半导体技术领域内。请可广泛应用于半导体技术领域内。

【技术实现步骤摘要】
一种半导体封装结构及其制备方法


[0001]本申请涉及半导体
，尤其是一种半导体封装结构及其制备方法。

技术介绍

[0002]随着电子技术的日益发展，电子产品的性能要求越来越高，导致电子元件及线路板基板线路越来越复杂；同时电子产品尺寸要求越来越小，越来越薄。从而使得电子元件及线路板基板线路集成化、小型化、多功能化是必然趋势。将线宽以及间距减小，就能够大大提高整版的布线密度，但随之产生了线路与基材结合力降低，线路间短路随间距减小而急剧增加等一些列问题。嵌埋线路基板作为一种解决方案相应的出现。
[0003]现有技术中，在基板上进行器件封装时，由于器件引脚与基板之间距离很小，封装材料没有办法正常完全填充到器件的底部位置，导致器件引脚之间的密闭性差，电气绝缘性能差，影响器件的寿命；因此，亟需一种新的半导体封装结构。

技术实现思路

[0004]本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
[0005]为此，本申请实施例的一个目的在于提供一种半导体封装结构，该结构可以提高器件的密闭性。
[0006]为了达到上述技术目的，本申请实施例所采取的技术方案包括：一种半导体封装结构，用于与外部功能线路连接，包括：封装层、第一器件层、第一绝缘层、导通铜柱以及第二器件层；所述封装层覆盖所述第一器件层；所述第一器件层、所述第一绝缘层以及所述第二器件层依次叠层设置；所述导通铜柱贯穿所述第一绝缘层；所述第一器件层以及所述第二器件层通过所述导通铜柱电气连接；所述第一器件层包括第一线路层、沟槽以及嵌埋器件；所述嵌埋器件与所述第一线路层连接；所述沟槽设置于所述嵌埋器件的下方；所述沟槽与所述嵌埋器件在沿着所述嵌埋器件贴装方向上的投影部分或者完全重合；所述第二器件层包括第二线路层、第一阻焊层以及焊球；所述第一阻焊层部分覆盖第二线路层；所述焊球用于实现所述第二线路层与所述外部功能线路的电气连接。
[0007]另外，根据本专利技术中上述实施例的一种带沟槽的半导体封装结构制备的方法，还可以有以下附加的技术特征：
[0008]进一步地，本申请实施例中，所述第一器件层还包括第二阻焊层；所述第二阻焊层部分覆盖所述第一线路层。
[0009]进一步地，本申请实施例中，所述第一绝缘层包括PP材料或者ABF材料。
[0010]进一步地，本申请实施例中，所述嵌埋器件的数量包括一个或者多个；所述沟槽的数量包括一个或者多个。
[0011]进一步地，本申请实施例中，所述嵌埋器件包括有源器件或者无源器件。
[0012]进一步地，本申请实施例中，所述沟槽的深度大于等于所述第一线路层的厚度。
[0013]另一方面，本申请实施例还提供一种半导体封装结构制备方法，用于制备上述任
一项实施例所述的半导体封装结构，包括：准备一临时载板；所述临时载板包括第一金属层以及承载板；所述第一金属层以及所述承载板叠层设置；以所述第一金属层为基材，制作第一线路层；在所述第一线路层上压合第一绝缘层，使所述第一绝缘层覆盖所述第一线路层；在所述第一绝缘层上制作导通铜柱以及第二线路层；去除所述承载板，并在所述第一线路层上制作沟槽；贴装嵌埋器件；所述嵌埋器件与所述沟槽在沿着所述嵌埋器件贴装方向上的投影部分或者完全重合；在所述第二线路层上焊接焊球以及制作第一阻焊层；所述第一阻焊层部分覆盖所述第二线路层；在所述第一线路层、所述嵌埋器件以及所述沟槽上覆盖封装材料。
[0014]进一步地，本申请实施例中，所述以所述第一金属层为基材，制作第一线路层这一步骤，具体包括：在所述第一金属层的上贴装第一光阻层；对所述第一光阻层进行曝光显影工艺，得到第一线路图形；对所述第一线路图形进行蚀刻工艺，得到第一线路层。
[0015]进一步地，本申请实施例中，所述在所述第一绝缘层上制作导通铜柱以及第二线路层这一步骤，具体包括：对所述第一绝缘层进行钻孔，形成无铜孔；所述无铜孔贯穿所述第一绝缘层，使所述第一线路层外露；对所述无铜孔进行填孔电镀，形成导通铜柱以及第二金属种子层；在所述第二金属种子层上贴装第二光阻层；对所述第二光阻层进行曝光显影工艺，得到第二线路图形；对所述第二线路图形进行蚀刻工艺，得到第二线路层。
[0016]进一步地，本申请实施例中，所述在所述第一线路层上制作沟槽这一步骤，具体包括：在第一线路层的下表面上贴装第三光阻层；所述下表面为第一线路层与第一绝缘层的压合面相对的一侧表面；对所述第三光阻层进行曝光显影工艺，得到第三线路图形；对所述第三线路图形进行蚀刻工艺，得到所述沟槽。
[0017]进一步地，本申请实施例中，所述在所述第一金属层上贴装第一光阻层这一步骤，具体包括：通过贴膜或者涂覆的方式在所述第一金属层上贴装第一光阻层。
[0018]此外，本申请还提供一种集成电路系统，包括至少一个上述任一项实施例所述的半导体封装结构。
[0019]本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：
[0020]本申请的封装结构在嵌埋器件的下方设置沟槽，使嵌埋器件在封装工艺时封装材料可以完全渗入嵌埋器件引脚下方的空间，使嵌埋器件的引脚间充满封装材料，实现引脚间完全密封，可以提高密闭性，可以实现引脚间电气绝缘，提高整个封装结构的寿命。
附图说明
[0021]图1为本专利技术中一种具体实施例中一种半导体封装结构示意图；
[0022]图2为本专利技术中一种具体实施例中一种半导体封装结构制备方法的步骤示意图；
[0023]图3为本专利技术中一种具体实施例中一种半导体封装结构制备过程的结构变化示意图；
[0024]图4为本专利技术中一种具体实施例中一种传统工艺的半导体封装结构示意图。
具体实施方式
[0025]下面结合附图详细描述本专利技术的实施例对本专利技术实施例中的半导体封装结构、系
统、装置和存储介质的原理和过程作以下说明。
[0026]首先结合附图说明传统的封装工艺存在的缺陷
[0027]参照图4，从图4中可以看到，在传统工艺中，在对嵌埋器件进行封装时，由于嵌埋器件的引脚与器件本体之间的间隙很小，封装材料无法正常进入嵌埋器件的下方，无法使材料完全包裹住嵌埋器件，因此，现有工艺常常容易导致嵌埋器件的下方存在空隙，导致其密闭性不好，而空隙中很可能存在水汽或者氧气以及其他可以腐蚀器件的气体，这些气体长期存在与空隙中，会加速器件的老化，使器件寿命减少，影响产品质量。
[0028]基于上述缺陷，参照图1，本申请提出了一种新的半导体封装结构，其可以和外部功能线路连接，其中，外部功能线路可以是其他半导体结构，也可以是其他集成电路，也可以是有源器件或者是无源器件，还可以是PCB上的线路；半导体封装结构可以包括：封装层1、第一器件层2、第一绝缘层3、导通铜柱4以及第二器件层5；封装层1可以覆盖第一器件层2；第一器件层2、第一绝缘层3以及第二器件层5可以依次叠层设置；导通铜柱4可以贯穿第一绝缘层3；第一器件层2以及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，用于与外部功能线路连接，包括：封装层、第一器件层、第一绝缘层、导通铜柱以及第二器件层；所述封装层覆盖所述第一器件层；所述第一器件层、所述第一绝缘层以及所述第二器件层依次叠层设置；所述导通铜柱贯穿所述第一绝缘层；所述第一器件层以及所述第二器件层通过所述导通铜柱电气连接；所述第一器件层包括第一线路层、沟槽以及嵌埋器件；所述嵌埋器件与所述第一线路层连接；所述沟槽设置于所述嵌埋器件的下方；所述沟槽与所述嵌埋器件在沿着所述嵌埋器件贴装方向上的投影部分或者完全重合；所述第二器件层包括第二线路层、第一阻焊层以及焊球；所述第一阻焊层部分覆盖第二线路层；所述焊球用于实现所述第二线路层与所述外部功能线路的电气连接。2.根据权利要求1所述一种半导体封装结构，其特征在于，所述第一器件层还包括第二阻焊层；所述第二阻焊层部分覆盖所述第一线路层。3.根据权利要求1所述一种半导体封装结构，其特征在于，所述第一绝缘层包括PP材料或者ABF材料。4.根据权利要求1所述一种半导体封装结构，其特征在于，所述嵌埋器件的数量包括一个或者多个；所述沟槽的数量包括一个或者多个。5.根据权利要求1所述一种半导体封装结构，其特征在于，所述嵌埋器件包括有源器件或者无源器件。6.根据权利要求1所述一种半导体封装结构，其特征在于，所述沟槽的深度大于等于所述第一线路层的厚度。7.一种半导体封装结构制备方法，其特征在于，用于制备上述权利要求1
‑
6任一项所述的半导体封装结构，包括：准备一临时载板；所述临时载板包括第一金属层以及承载板；所述第一金属层以及所述承载板叠层设置；以所述第一金属层为基材，制作第一线路层；在所述第一线路层上压合第一绝缘层，使所述第一绝缘层覆盖所述第一线路层；在所述第一绝缘层上制作导通铜柱以及第二线路层；去除所述承载板，并...

【专利技术属性】
技术研发人员：陈先明，冯磊，李巧灵，高峻，黄本霞，黄聚尘，
申请(专利权)人：珠海越亚半导体股份有限公司，
类型：发明
国别省市：