开漏总线中继器和包括该开漏总线中继器的系统技术方案

本发明专利技术总体上涉及用于开漏总线通信的中继器和包括该中继器的系统。更具体地，本发明专利技术涉及一种适用于I2C总线通信的中继器。总线中继器包括A到B缓冲器、B侧下拉控制单元和B侧下拉元件，A到B缓冲器被配置为接收A侧端子处的信号并产生第一缓冲信号，B侧下拉控制单元被配置为基于接收到的第一缓冲信号产生第一控制信号，B侧下拉元件根据所述第一控制信号下拉B侧端子处的电压。B侧下拉元件包括布置在B侧端子和B侧接地参考端子之间的B侧下拉晶体管。第一控制信号控制B侧下拉晶体管的控制端子的电压。B侧下拉控制单元包括B侧比较单元，B侧比较单元被配置为将B侧端子的电压与第一参考电压进行比较，并基于比较结果生成第一控制信号。信号。信号。

【技术实现步骤摘要】
开漏总线中继器和包括该开漏总线中继器的系统


[0001]本专利技术总体上涉及用于开漏总线通信的中继器、和包括该中继器的系统。更具体地，本专利技术涉及一种适用于I2C总线通信的中继器。

技术介绍

[0002]下文中，开漏总线(open
‑
drain bus)是指使用开漏输出驱动器来将设备连接到其的总线。
[0003]系统中设备间的数据通信可以使用总线连接器来执行。例如，一个设备可以使用基于内部集成电路(I2C)通信协议的开漏总线连接器来与另一个设备通信。
[0004]图1示出了已知的系统100，其包括使用总线连接器101连接的第一通信单元110和第二通信单元120。总线连接器101包括使用I2C总线中继器130连接的第一段102和第二段103，第一段102包括第一总线线路102a，第二段103包括第二总线线路103a。第一总线线路102a和第二总线线路103a各自具有与其相关联的寄生电容，分别由C1和C2表示。应当注意，通常第一段102和第二段103各自包括多条总线线路，例如数据总线线路和时钟总线线路。
[0005]第一段102还包括连接在第一总线线路102a和电源电压Vcc之间的第一上拉电阻器R1。类似地，第二段103还包括连接在第二总线线路103a和电源电压Vcc之间的第二上拉电阻器R2。
[0006]第一通信单元110包括第一I2C控制器111，第一I2C控制器111控制连接在第一总线线路102a和地之间的第一下拉晶体管112。类似地，第二通信单元120包括第二控制器121，第二控制器121控制连接在第二总线线路103a和地之间的第二下拉晶体管122。
[0007]对于每对总线线路102a、103a，总线中继器130包括中继单元140。中继单元140具有A侧端子141a和B侧端子141b。每个中继单元140还包括A到B缓冲器142a，A到B缓冲器142a的输入连接到A侧端子141a，并且A到B缓冲器142a的输出连接到B侧下拉晶体管143b的控制输入，该晶体管布置在B侧端子141b和地之间。中继单元140还包括B到A缓冲器142b，B到A缓冲器142b的输入连接到B侧端子141b，并且B到A缓冲器142b的输出连接到A侧下拉晶体管143a的控制输入，该晶体管布置在A侧端子141a和地之间。
[0008]每个中继单元140被配置为可在第一模式下操作，在第一模式下中继单元140在A侧端子141a处接收信号，并且基于在A侧端子141a处接收到的信号而在B侧端子141b处产生信号。然而，中继单元140可以是双向的，如图1所示。在那种情况下，中继单元也可以被配置为可在第二模式下操作，在第二模式下中继单元140在B侧端子141b处接收信号，并且基于在B侧端子141b处接收到的信号而在A侧端子141a处产生信号。
[0009]在下文中，假定涉及上拉电压的陈述、以及涉及上拉提供该电压的节点的陈述是相同的。
[0010]总线连接器101是开漏型总线，其具有高空闲状态。具体地，在第一下拉晶体管112和A侧下拉晶体管143a没有下拉的情况下，第一总线线路102a上的电压被第一上拉电阻器R1上拉。更具体地，经过上拉电阻器R1的电流对电容C1充电，直到第一总线线路102a上的电
压被上拉到电源电压Vcc，该电压对应于逻辑“高”电压(VH)。类似地，在第二下拉晶体管122和B侧下拉晶体管143b没有下拉的情况下，第二总线线路103a上的电压被第二上拉电阻器R2上拉到电源电压Vcc。
[0011]通过改变第一总线线路102a上的电压，第一通信单元110可以将数据经由总线连接器101传输到第二通信单元120。具体地，如果要通过总线连接器101传输逻辑“低”电压(VL)信号，则第一通信单元110使用第一I2C控制器111控制第一下拉晶体管112，以下拉第一总线线路102a上的电压。另一方面，如果要传输VH信号，则第一I2C控制器111停用第一下拉晶体管112以允许第一总线线路102a上的电压被第一上拉电阻器R1上拉。
[0012]如果第一通信单元110正在向第二通信单元120传送数据，则中继单元140在第一模式下操作。第一总线线路102a上的电压由中继单元140在A侧端子141a处接收。A到B缓冲器142a基于A侧端子141a的电压控制B侧下拉晶体管143b，以再现在A侧端子141a处接收的信号。具体地，如果在A侧端子141a处接收到VL信号，则A到B缓冲器142a激活B侧下拉晶体管143b，使得B侧端子141b处的电压(因此和第二总线线路103a上的电压)被下拉。另一方面，如果在A侧端子141a处接收到VH信号，则A到B缓冲器142a停用B侧下拉晶体管143b，以允许B侧端子141b处的电压(因此和第二总线线路103a上的电压)被第二上拉电阻器R2上拉。
[0013]系统100的操作是双向的。更具体地，以类似于上文描述的方式从第二通信单元120到第一通信单元110的数据通信也是可能的。在那种情况下，中继单元140在第二模式下操作。
[0014]总线线路上的电压从VL变为VH所需的时间(即“上升时间”)取决于由所述总线线路的电容和相应的上拉电阻器的电阻形成的时间常数。通常，从VL到VH的电压转变将因此以指数上升的方式发生。
[0015]为了减少第二总线线路103a上电压的上升时间，已知的系统100的中继单元140包括加速器元件144。该加速器元件包括连接到B侧端子141b的电流源。该电流源提供额外的充电电流，从而减少对总线电容充电的时间。
[0016]在开漏总线通信系统中，当在第一模式下操作时，第二通信单元120可以通过下拉总线线路103a上的电压来与第一通信单元110通信。申请人已经发现，当使用已知的总线中继器时，设计用于检测这种下拉的检测电路是复杂的，并且使用该总线中继器对整个系统实现施加了限制。

技术实现思路

[0017]本专利技术的一个目的是提供不会或几乎不会出现上述问题的一种总线中继器。
[0018]根据本专利技术的第一方面，总线中继器包括中继单元，中继单元具有A侧端子和B侧端子，A侧端子被配置为电连接到A侧开漏总线线路，B侧端子被配置为电连接到B侧开漏总线线路。中继单元可在第一模式下操作，在第一模式下中继单元被配置为在A侧端子处接收信号，并且基于在A侧端子处接收的信号而在B侧端子处产生信号。中继单元包括电连接到B侧端子的B侧加速器元件。
[0019]根据本专利技术的中继器，其特征在于中继单元还包括第一控制单元，当中继单元在第一模式下操作时，第一控制单元被配置为：当A侧端子处的电压在该电压的上升沿期间超过第一阈值电压时，控制B侧加速器元件上拉B侧端子处的电压；并随后当B侧端子处的电压
超过第二阈值电压时，控制B侧加速器元件停止上拉B侧端子处的电压。
[0020]B侧加速器元件可以包括布置在B侧电源电压端子和B侧端子之间的B侧加速器晶体管。加速器晶体管具有控制端子。第一控制单元可被配置为控制B侧加速器晶体管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于开漏总线通信的总线中继器(20)，其包括中继单元(1)，所述中继单元(1)具有A侧端子(2a)和B侧端子(2b)，所述A侧端子(2a)被配置为电连接到A侧开漏总线线路，所述B侧端子(2b)被配置为电连接到B侧开漏总线线路，所述中继单元(1)可在第一模式下操作，在所述第一模式下所述中继单元(1)被配置为在所述A侧端子(2a)处接收信号，并且基于在所述A侧端子(2a)处接收到的信号而在所述B侧端子(2b)处产生信号，其中，所述中继单元(1)还包括：A到B缓冲器(4a)，其被配置为接收所述A侧端子(2a)处的信号并产生第一缓冲信号；B侧下拉控制单元(5b)，其被配置为从所述A到B缓冲器(4a)接收所述第一缓冲信号，并基于接收到的第一缓冲信号产生第一控制信号，所述B侧下拉控制单元(5b)被配置为响应于当所述中继单元(1)在所述第一模式下操作时在所述A侧端子(2a)处的高到低电压转变而被激活；和B侧下拉元件(6b)，其被配置为基于所述第一控制信号而下拉所述B侧端子(2b)处的电压，其中，所述B侧下拉元件(6b)包括B侧下拉晶体管，所述B侧下拉晶体管被布置在所述B侧端子(2b)和B侧接地参考端子之间并且具有控制端子；其中，所述第一控制信号控制所述B侧下拉晶体管的所述控制端子处的电压，以控制所述B侧下拉晶体管，其中，所述B侧下拉晶体管优选地包括n型金属氧化物半导体NMOS晶体管；其中，所述B侧下拉控制单元(5b)包括B侧比较单元(CMP_B)，所述B侧比较单元(CMP_B)被配置为将所述B侧端子(2b)处的电压与第一参考电压(Vref1)进行比较，并且基于比较的结果来产生所述第一控制信号，所述第一参考电压(Vref1)优选地对应于用于所述B侧开漏总线线路的逻辑低电压。2.根据权利要求1所述的总线中继器(20)，其中，所述B侧下拉控制单元(5b)还包括B侧下拉检测单元，所述B侧下拉检测单元被配置为：通过检测所述B侧端子(2b)处的电压小于所述第一参考电压(Vref1)减去第一预定义电压来检测由通过所述B侧开漏总线线路连接到所述B侧端子(2b)的外部设备所致的下拉事件；以及在所述B侧下拉检测单元的输出(Vo1)处输出检测的结果。3.根据权利要求2所述的总线中继器(20)，其中，所述B侧下拉检测单元被配置为：基于所述B侧端子(2b)处的电压产生第一电流；基于所述第一参考电压产生第一参考电流；基于所述第一电流产生第一中间电流；以及将所述第一中间电流与所述第一参考电流进行比较。4.根据权利要求3所述的总线中继器(20)，其中，所述B侧下拉检测单元包括：第一检测单元晶体管(M1)；第二检测单元晶体管(M2)；和第一电流镜(M3、M4)，其输入支路电连接至所述第一检测单元晶体管(M1)，并且其输出支路电连接至所述第二检测单元晶体管(M2)，其中，通过将所述B侧端子(2b)处的电压施加到所述第一检测单元晶体管(M1)的栅极
端子或基极端子来产生所述第一电流，其中，通过将所述第一参考电压施加到所述第二检测单元晶体管(M2)的栅极端子或基极端子来产生所述第一参考电流，其中，基于在所述第一电流镜(M3、M4)的所述输入支路处接收的所述第一电流而在所述第一电流镜(M3、M4)的所述输出支路处产生所述第一中间电流，其中，所述第一参考电流和所述第一中间电流取决于第一节点(Vx1)处的电压，所述第二检测单元晶体管(M2)和所述第一电流镜(M3、M4)的所述输出支路连接到所述第一节点(Vx1)，并且其中，所述B侧下拉检测单元被配置为基于所述第一节点(Vx1)处的电压来检测所述下拉事件，其中，所述第一检测单元晶体管(M1)和所述第二检测单元晶体管(M2)优选地各自包括NMOS晶体管，并且其中，所述第一电流镜(M3、M4)优选地使用PMOS晶体管来实现。5.根据权利要求4所述的总线中继器(20)，其中，所述B侧下拉检测单元还包括连接在所述第一节点(Vx1)和所述B侧下拉检测单元的所述输出(Vo1)之间的第一反相器(13a)，其中，所述B侧下拉检测单元的所述输出(Vo1)处的电压信号代表所述B侧端子(2b)处的所述下拉事件的检测的结果。6.根据前述权利要求中任一项所述的总线中继器(20)，其中，所述中继单元(1)还包括：B到A缓冲器(4b)，其被配置为接收所述B侧端子(2b)处的信号并产生第二缓冲信号；A侧下拉控制单元(5a)，其被配置为从所述B到A缓冲器(4b)接收所述第二缓冲信号，并基于接收到的第二缓冲信号来产生第二控制信号，所述A侧下拉控制单元(5a)被配置为响应于当所述中继单元(1)在第二模...

【专利技术属性】
技术研发人员：卡塔日娜，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：