具有铝酸镧系介电层的III-V族半导体元件及其制造方法技术

本发明专利技术公开了一种具有铝酸镧系介电层的III

【技术实现步骤摘要】
具有铝酸镧系介电层的III
‑
V族半导体元件及其制造方法


[0001]本专利技术涉及半导体电子器件制造技术的领域，特别涉及一种借由增加形成于闸极与基板间金属氧化层的介电值，使得闸极与基板间的电容效应对应的电容值增加而且降低漏电压值的具有铝酸镧系介电层的III
‑
V族半导体元件及其制造方法。

技术介绍

[0002]金属氧化物半导体场效晶体管(MOSFET)是常用于做电路中开关器件的电子元件，以硅半导体MOSFET为例，其具有以硅元素形成的通道层，在通道层上形成源极与汲极，在通道层的上表面设置金属氧化物(MOS)的绝缘层，在绝缘层上设置闸极的金属制或多晶硅制的电极，当对闸极的电极施加正电压时，闸极的电极与通道层下方的衬底会产生电容效应，使负载子(电子)在通道层聚集在靠近闸极处而在源极与汲极间形成电子的通道，此时在源极与汲极间形成电位差即可使电子从源极流向汲极。
[0003]以往多半的MOSFET的通道层硅基的材料，而III
‑
V族半导体材料(例如砷化镓，GaAs)由于其直接能隙和高载子迁移率等，其操作性能优于传统的硅基MOSFET，因此目前多种电子半导体器件也使用III
‑
V族半导体材料制作，而目前有些MOSFET的通道层也以III
‑
V族半导体材料制作。
[0004]由于MOSFET是以闸极与衬底间的电容效应操作，因此闸极与衬底间的电容值会影响MOSFET的操作性能，设置在闸极电极与通道层之间的介电层，其会影响电容值的数值。
[0005]在传统硅晶体管结构主要是使用二氧化硅作为闸极介电层。因为二氧化硅可经由硅氧化而来，且之于硅具有晶格匹配及优良之接口质量等优点，能使硅场效晶体管(MOSFET)获得较高电容值与优异之操控特性。然而，III
‑
V族半导体缺乏如同二氧化硅之于硅的原生氧化物可作为闸极介电层。因此随着集成电路装置对于单位电容量的需求提升，需要研发具有更高介电系数的介电材料作为III
‑
V族半导体晶体管的闸极介电层。
[0006]目前也有业者提出以氧化镧/二氧化硅(La2O3/SiO2)制作介电层，然而四价的硅一旦渗入III
‑
V族半导体基材，将提高通道层表面的N型载子浓度而增加导电度，使闸极电位所产生的载子通道不易关闭，影响MOSFET操作性能。

技术实现思路

[0007]针对现有技术的上述不足，根据本专利技术的实施例，希望提供一种具有铝酸镧系介电层的III
‑
V族半导体元件，并提供前述具有铝酸镧系介电层的III
‑
V族半导体元件的制造方法，旨在实现如下专利技术目的：(1)由于其介电材料不含硅元素，有效提升载子通道关闭的可靠度；(2)借由铝酸镧系介电层提高介电常数，在同样的物理厚度下，可以减少等效于SiO2的厚度，提高单位电容值，使电子器件微型化成为可行(3)借由可选择性地选定铝酸镧系介电层的比例，改变介电层的介电系数，让晶体管元件的电气性能具有更佳选择弹性。
[0008]根据实施例，本专利技术提供的一种具有铝酸镧系介电层的III
‑
V族半导体元件的制造方法，包括下列步骤：在一片基板上成形一III
‑
V族半导体通道层；在上述通道层上形成
彼此远离的一源极和一汲极；在上述通道层上形成一阻障层；在上述阻障层上混层成形一La2‑
x
Al
x
O3铝酸镧层，其中该X小于1且大于等于0.1；其中上述源极和上述汲极是暴露于上述阻障层和上述铝酸镧层；以及在上述铝酸镧层上成形一介于上述源极和上述汲极间的闸极。
[0009]根据实施例，依照本专利技术上述方法，可以制作出本专利技术提供的具有铝酸镧系介电层的III
‑
V族半导体元件，包括一片基板、一成形于上述基板上的III
‑
V族半导体通道层、一成形于上述通道层上的阻障层、一混层成形在上述阻障层上的La2‑
x
Al
x
O3铝酸镧层，其中该X小于1且大于等于0.1、以及成形在上述铝酸镧层上一源极、一汲极，以及一介于前述源极和前述汲极间的闸极。
[0010]相对于现有技术，本专利技术的具有铝酸镧系介电层的III
‑
V族半导体元件及其制造方法借由雷射镀膜(PLD)或分子束磊晶(MBE)的方式将La2O3与Al2O3逐层交错地形成于通道层上方，并且经由快速退火的方式最终形成La2‑
x
Al
x
O3铝酸镧层。或者是以蒸镀法控制其分子流量(flux)，而沉积于通道层上，最终也形成La2‑
x
Al
x
O3铝酸镧层。借由氧化镧与氧化铝形成的La2‑
x
Al
x
O3铝酸镧层作为闸极的介电层，可以避免含硅基的金属氧化物层用于III
‑
V族半导体通道层时容易造成载子通道不易关闭的问题，而且可以提高金属氧化层的介电系数，增加闸极的操作性能并且具有较高的崩溃电压，可以更加地完善使用III
‑
V族元素作为通道层的半导体器件的操作性能；尤其依照本专利技术，可以依照使用者需求，准确选择成分比例，借此在较高介电系数或较高崩溃电压间提供可变化范围，让用户具有更高选择弹性。
附图说明
[0011]图1为本专利技术的制造具有铝酸镧系介电层的III
‑
V族半导体元件的方法的第一较佳实施例的流程图。
[0012]图2至图8为图1实施例的各步骤侧视示意图。
[0013]图9为本专利技术的制造具有铝酸镧系介电层的III
‑
V族半导体元件的方法的第二较佳实施例的流程图。
[0014]图10至图15为为图9实施例的各步骤侧视示意图。
[0015]其中：10、10
’
为基板；20、20
’
为通道层；30、30
’
为阻障层；32
’
为凹陷部；41、41
’
为源极；42、42为汲极；50、50
’
为铝酸镧系介电层；51为氧化镧层；52为氧化铝层；53、53
’
为牺牲部；60、60
’
为栅极；S1～S6、S1
’
～S6
’
为步骤。
具体实施方式
[0016]下面结合附图和具体实施例，进一步阐述本专利技术。这些实施例应理解为仅用于说明本专利技术而不用于限制本专利技术的保护范围。在阅读了本专利技术记载的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等效变化和修改同样落入本专利技术权利要求所限定的范围。
[0017]第一较佳实施例
[0018]本专利技术第一较佳实施例制造具有铝酸镧系介电层的III
‑
V族半导体元件的方法如图1的流程图所示，首先如图2所示，于步骤S1在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有铝酸镧系介电层的III
‑
V族半导体元件的制造方法，其特征是，包括下列步骤：a)在一片基板上成形一III
‑
V族半导体通道层；b)在上述通道层上形成彼此远离的一源极和一汲极c)在上述通道层上形成一阻障层；d)在上述阻障层上混层成形一La2‑
x
Al
x
O3铝酸镧层，其中该X小于1且大于等于0.1，其中上述源极和上述汲极是暴露于上述阻障层和上述铝酸镧层；以及e)在上述铝酸镧层上成形一介于上述源极和上述汲极间的闸极。2.如权利要求1所述的具有铝酸镧系介电层的III
‑
V族半导体元件的制造方法，其特征是，上述步骤c)进一步包括交错成长复数氧化镧及复数个氧化铝层的次步骤c1)；以及随后施加摄氏400至800度退火，使得上述氧化镧层及氧化铝层均匀混层的次步骤c2)。3.如权利要求2所述的具有铝酸镧系介电层的III
‑
V族半导体元件的制造方法，其特征是，上述次步骤c1)是采用雷射镀膜，交错生长复数氧化镧及复数个氧化铝层。4.如权利要求2所述的具有铝酸镧系介电层的III
‑
V族半导体元件的制造方法，其特征是，上述次步骤c1)是采用原子层沉积，交错生长复数氧化镧及复数个氧化铝层。5.如权利要求1所述的具有铝酸镧系介电层的III
‑
V族半导体元件的制造方法，其特征是，上述步骤c)进一步包括选择调整氧化镧及氧化铝之分子流量的调校次步骤c3)；及依照上述调校比例进行电子枪蒸镀或分子束磊晶的次步骤c4)。6.如权利要求1所述的具有铝酸镧系介电层的II...

【专利技术属性】
技术研发人员：何焱腾，陈乃榕，
申请(专利权)人：瑞砻科技股份有限公司，
类型：发明
国别省市：