一种基于内存条阵列的高速图像记录方法技术

一种基于内存条阵列的高速图像记录方法，基于此记录方法所采用的记录装置由可编程逻辑器件ＦＰＧＡ、百兆网络模块、ＤＤＲ１内存条阵列模块、高速相机接口模块四部分组成，其中ＤＤＲ１内存条阵列模块包含有Ｎ根ＤＤＲ１内存条；其特征在于：利用可编程逻辑器件ＦＰＧＡ控制ＤＤＲ１内存条阵列模块中的Ｎ根ＤＤＲ１内存条协同操作，利用高速猝发的读写方式来实现高速高容量的图像数据记录，同时利用百兆网络模块来与远程计算机主机通信，从而实现了远程脱机记录的方案；利用本发明专利技术的记录方法记录高速图像数据不仅操作方便，而且极大的提高了记录速度，突破了传统记录方案的速率瓶颈。

【技术实现步骤摘要】

本专利技术涉及一种髙速图像数据的记录方法，特别涉及一种基于内存条阵列的髙速图像 记录方法。背JR技术在一些现代的高速测量应用中，为了测量物体的物理信息瞬时高速变化特征，需要采用 髙速的视频采集手段，如髙速CCD, CMOS数字相机进行图像采集，随之而来的是高速数 字图像数据流的存储问题，高速的数字图像采集需要高速的数字图像记录设备作为保障， 高速图像记录技术在汽车碰撞测试，微观生物反应实验中有着广泛的应用前录。从存储介质来看，目前的记录介质主要为硬磁盘，其采用机械式寻址方式，具有读写时 钟频率低、并行读写位数少、随即产生坏道等缺点，极大地限制了读写速率。单盘的持续 读写速率只能达到几兆字节每秒到几十兆字节每秒，要完成几百兆字节每秒的记录速度需要大量的硬盘进行级联，体积庞大，容量扩展难度大，复杂度髙；可移植性不强，操作难 度大，.难以实现高速记录。从记录的方案来分，目前常见的记录方案为基于主机的记录，，图像数据通过插在计算 机主机PCI总线上的图像采集卡进入主机，在计算机操作系统的调度下通过PCI总线进入 主机系统内存，最后存入主机系统的硬盘存储介质；由于高速图像数据流途经PCI总线故 记录速度大大的受到PCI总线带宽(133兆字节每秒)和主机性能的限制；同时由于操作系 统具有冗余开销以增加稳定性故降低了磁盘读写操作的效率，使得记录速度不高，操作不 方便。
技术实现思路
本专利技术要解决的技术问题为了克服现有技术的不足，本专利技术利用可编程逻辑器件 FPGA控制DDR1内存条阵列模块中的N根DDR1内存条进行.协同操作,可编程逻辑器件 FPGA管脚丰富、内存条体积小、以及每添加一根内存条所需添加的信号线很少，再加上 FPGA内部丰富的可编程逻辑资源使得该阵列的容量扩展十分容易利用高速猝发的读写方 式来实现高速髙容量的图像数据记录，同时通过可编程逻辑单元FPGA来控制百兆网络模 块来与远程计算机主机通信，进行命令的发送和接收以及数据的远程备份，从而实现了远程脱机记录的方案，提高了使用方便性。本专利技术解决其技术问题所采用的技术方案是一种基于内存条阵列的高速图像记录方 法，基于此记录方法所采用的记录装置由可编程逻辑器件FPGA、百兆网络模块、DDR1内 存条阵列模块、高速相机接口模块四部分组成，其中DDR1内存条阵列模块包含有N根 DDR1内存条此记录方法特征在于利用可编程逻辑器件FPGA控制DDR1内存条阵列模 块中的N根DDR1内存条协同操作，同时利用高速猝发的读写方式来实现高速髙容量的图 像数据记录，利用百兆网络模块来与远程计算机主机通信，从而实现了远程脱机记录的方 案。所述的内存条阵列协同操作指的是同一时刻只能有一个内存条处于土作状态，进行高速读写，其余非工作状态的内存条处于自刷新状态以低功耗的状态等到工作命令的到来 可编程逻辑器件FPGA在系统初始化阶段将第一根内存条置于工作状态，将其余内存条置 于非工作状态；当第一根内存条操作完毕后可编程逻辑器件FPGA激活下一根内存条到工 作状态并将工作完毕的内存条置于自刷新状态以低功耗的状态保持数据依此类推，直到 所有内存条都完成操作后全部置为非工作状态以等待下一次命令。所述的髙速猝发的读写方式指的是为了提髙内存条操作的效率即提高内存条平均读 写速率，采用提高一次读写操作的数据量的方法；利用可编程逻辑器件FPGA在内存条一 次读写操作中遍历了该内存条内部某一行(row)中的所有列(column)的1024存储单元 的数据，然后在下一次的读写操作中遍历另一行(row)中的所有列(column)的1024存 储单元的数据，由于每个单元存储位宽为64bit，从而完成了猝发长度为8K (1024*64bit) 字节的高速数据操作。本专利技术与现有技术相比具有如下优点1、 本专利技术利用动态存储介质DDR1内存条的髙速率读写特性，即工作频率在100MHZ 以上，双倍速率操作，并行读写位宽64bit;采用可编程逻辑器件FPGA直接控制DDR1内 存条读写操作同时采用髙速猝发读写方式，从而极大的提高了读写效率使得峰值持续记 录速度到达了 1.46G字节每秒，突破了传统记录方案的速率瓶颈，极大的提高了记录速度2、 本专利技术提供了一种在硬件平台上利用可编程逻辑器件FPGA来控制多条DDR1内存 条协同工作的方式实现了单板上高度集成一定容S'的髙速记录方案，具有容量扩展性好的 优点。3、 本专利技术利用可编程逻辑器件FPGA来控制百兆网络模块从而实现了和远程计算机主 机通信，极大的方便了命令和数据的传输，而实现了远程脱机记录的方案，远程操作更为 方便。附图说明图1为基于内存条阵列的高速图像记录装覽的结构示意图图2为基于内存条阵列的高速图像记录装置的DDR1内存条阵列模块的内部结构示意图；图3为基于内存条阵列的髙速图像记录装置的的可编程逻辑器件FPGA内部结构示意图。具体实施方式以下结合附图和具体实施方式详细介绍本专利技术。一种基于内存条阵列的髙速图像记录方法所涉及到的记录装置由可编程逻辑器件 FPGA， DDR1内存条阵列模块，百兆网络模块，高速相机接口模块组成；如图l的虚线框 内所示；其中DDR1内存条阵列模块，采用N个DDR1内存条组成内存条阵列模块，作为 商速图像的存储介质，这里选取由4个DDR1内存条组成的内存条阵列模块，如图2所示；其中可编程逻辑器件FPGA内部又包括DDR1内存条阵列控制模块、百兆网络控制模 块、图像接口模块如图3所示。采用上述装置，并利用可编程逻辑器件FPGA 控制DDR1内存条阵列模块中的4根DDR1内存条协同操作，同时利用高速猝发的读写方 式来实现高速髙容量的图像数据记录，利用百兆网络模块來与远程计算机主机通信，从而 实现了远程脱机记录的方案。其具体记录过程如下计算机主机通过网线远程地向百兆网络模块发送记录命令，于 是可编程逻辑器件FPGA内部的百兆网络控制模块接收该百兆网络模块数据并解析命令； 然后产生控制信号告知可编程逻辑器件FPGA内部的DDR1内存条阵列控制模块准备进入 工作状态，与此同时百兆网络控制模块根据解析的命令告知可编程逻辑器件FPGA内部的 图像接口模块接收高速相机接口模块送过来的图像数据以准备进行记录操作，可编程逻辑 器件FPGA内部的图像接口模块负责从新一帧图像开始的时候将高速图像数据缓存进入该 模块内部并将图像数据拼凑成为宽度为64bit的待操作数据，并通知可编程逻辑器件FPGA 内部的DDR1内存条阵列控制模块准备接收髙速教据当可编程逻辑器件FPGA内部的图 像接口模块的缓存数据达到一次DDR1内存条阵列控制模块猝发写的数据量8K字节(内存 条一列的数据量1024X8字节)的时候即开始数据记录，可编程逻辑器件FPGA内部的DDR1 内存条阵列控制模块不断判断可编程逻辑器件FPGA内部的图像接口模块内的图像缓存数 据量从而不断地进行离速猝发记录,源源不断的将商速雷像数据'以猝发的方式记录到DDRi内存条阵列模块中处于工作状态中的内存条当该条内存条写满数据的时候，可编程逻辑 器件FPGA内部的DDR1内存条阵列控制模块檄活另外一条内存条并关闭当前工作中的内 存条从而完成切换操作激活的内存条继续进行高速数据写操作，而其余的内存条则处于 自刷本文档来自技高网...

【技术保护点】
一种基于内存条阵列的高速图像记录方法，基于此记录方法所采用的记录装置由可编程逻辑器件ＦＰＧＡ、百兆网络模块、ＤＤＲ１内存条阵列模块、高速相机接口模块四部分组成，其中ＤＤＲ１内存条阵列模块包含有Ｎ根ＤＤＲ１内存条；此记录方法特征在于：利用可编程逻辑器件ＦＰＧＡ控制ＤＤＲ１内存条阵列模块中的Ｎ根ＤＤＲ１内存条协同操作，同时利用高速猝发的读写方式来实现高速高容量的图像数据记录，利用百兆网络模块来与远程计算机主机通信，从而实现了远程脱机记录的方案。

【技术特征摘要】
1、一种基于内存条阵列的高速图像记录方法，基于此记录方法所采用的记录装置由可编程逻辑器件FPGA、百兆网络模块、DDR1内存条阵列模块、高速相机接口模块四部分组成，其中DDR1内存条阵列模块包含有N根DDR1内存条；此记录方法特征在于利用可编程逻辑器件FPGA控制DDR1内存条阵列模块中的N根DDR1内存条协同操作，同时利用高速猝发的读写方式来实现高速高容量的图像数据记录，利用百兆网络模块来与远程计算机主机通信，从而实现了远程脱机记录的方案。2、 根据权利要求l所述的一种基于内存条阵列的高速图像记录方法，其特征在于所述的 利用可编程逻辑器件FPGA控制DDR1内存条阵列模块中的N根DDR1内存条协同操作指的是 同一时刻只能有一个内存条处于工作状态，进行高速读写操作，其余非工作的内存条处于自刷 新状态以低功耗的状态等到工作命令的到来；可编程逻辑器件FPGA在系统初始化阶段将第一 根内存条...

【专利技术属性】
技术研发人员：陈强，徐启明，张启衡，彭先蓉，
申请(专利权)人：中国科学院光电技术研究所，
类型：发明
国别省市：51[中国|四川]