一种实现多分屏的编解码方法和装置制造方法及图纸

本发明专利技术提供了一种实现多分屏编解码的方法和装置，中央处理器（ＣＰＵ）将接收到的ｎ路高清画面（ＨＤ）码流中的每一路拆分成ｍ路ＨＤ／ｍ大小的码流，送入数字信号处理器（ＤＳＰ）阵列；由ＤＳＰ阵列对接收到的每一路ＨＤ／ｍ大小的码流进行解码，并将解码得到的图像压缩为ＨＤ／ｍｎ大小的图像，将该ＨＤ／ｍｎ大小的图像编码后得到的ＨＤ／ｍｎ大小的码流发送给ＣＰＵ；ＣＰＵ将属于同一路ＨＤ码流的ＨＤ／ｍｎ大小的码流合成一路ＨＤ／ｎ大小的码流，从而得到ｎ路ＨＤ／ｎ大小的码流；将该ｎ路ＨＤ／ｎ大小的码流合成一路ＨＤ码流。即由ＣＰＵ和ＤＳＰ配合实现多分屏的编解码，而不需现场可编程门阵列，从而降低了设计的复杂性和成本。

【技术实现步骤摘要】

本专利技术涉及图像处理技术，特别涉及一种实现多分屏的编解码方法和装置。
技术介绍
随着媒体技术的不断发展，多媒体终端交互已经逐渐应用于各个领域， 例如视频会议系统、IP可视电话系统、以及基于IP的视频监控等通信系统 的广泛应用，随之而来的是对实时转码、多分屏处理等技术的需求，视频服 务器就需要对来自各视频终端的视频图像进行处理，其中，对图像进行多分 屏处理是视频终端在视频会议系统中常用的视频图像处理技术，例如，将多 个视频终端发送来的图像解码后，进行压缩拼接成一副大图像，再编成适合 不同视频终端的压缩码流分发出去，这样，在一个浮见频终端上就可以同时显 示多个视频终端发送来的视频图像。在视频图像处理的实际应用中，由于单个数字信号处理器(DSP, Digital Signal Processor)的处理性能往往不能达到高清画面(HD, High Definition ) 图像的处理需求，所以，在处理诸如1080P的HD图^f象时，往往需要多个 DSP进行配合，共同完成图像的编解码。现有技术中实现多分屏的编解码装 置可以如图l所示，实现方法为中央处理器(CPU， Central Processing Unit) 接收到n个浮见频终端发送来的HD码流后，将该n i 各HD码流送入多个DSP 组成的DSP陈列进行解码，DSP阵列将解码后的HD码流传送给FPGA，由 现场可编程门阵列(FPGA)进行压缩和图像分割，将n路HD码流的图像 拼接成一副大图像，即合成一路HD码流后送入DSP阵列进行编码，DSP 阵列再将编码后的HD码流发送给CPU, 乂人而实现多分屏的编解码。由于上述现有技术中实现多分屏的编解码方法中，DSP仅仅完成HD码 流的编码和解码，图像的压缩、图像分割和图像拼接技术都由FPGA这一逻 辑器件来完成，由于FPGA由复杂的逻辑电路组成，因此，这必然需要进行 复杂的逻辑电路设计，这必然增加了编解码装置设计的复杂性，设备成本较 高。
技术实现思路
有鉴于此，本专利技术提供了一种实现多分屏的编解码方法和装置，以便于 降低编解码装置设计的复杂性和成本。一种实现多分屏的编解码方法，该方法包括中央处理器CPU接收到n路高清画面HD码流后，将该n路HD码流中的 每一路拆分成m路HD/m大小的码流，送入数字信号处理器DSP阵列；所述DSP阵列对接收到的每一路HD/m大小的码流进行解码，并将解码得 到的图像压缩为HD/mn大小的图像，将该HD/mn大小的图像编码后得到的 HD/mn大小的码流发送给所述CPU;所述CPU将属于同 一路HD码流的HD/mn大小的码流合成一路HD/n大小 的码流，得到n路HD/n大小的码流；将该n路HD/n大小的码流合成一路HD 码流；其中，n和m为大于1的整数。 一种实现多分屏的编解码方法，该方法包括CPU接收到n路高清画面HD码流后，将该n路HD码流中的每一路拆分 成m路HD/m大小的码流，送入数字信号处理器DSP阵列；所述CPU接收到所述DSP阵列发送的HD/mn大小的码流后，将属于同一 路HD码流的HD/mn大小的码流合成一路HD/n大小的码流，得到n路HD/n 大小的码流；将该n路HD/n大小的码流合成一路HD码流；其中，n和m为大于l的整数。一种实现多分屏的编解码方法，该方法包括DSP阵列对接收到的每一路HD/m大小的码流进行解码，并将解码得到的 图像压缩为HD/mn大小的图像，将该HD/mn大小的图像编码后得到的HD/mn 大小的码流发送给CPU;其中，n和m为大于l的整数。一种实现多分屏的编解码装置，该装置包括CPU和DSP阵列；所述CPU,用于接收到n路HD码流后，将该n路HD码流中的每一路拆 分成m路HD/m大小的码流发送给所述DSP阵列；将所述DSP阵列发送的属 于同 一路HD码流的HD/mn大小的码流合成一路HD/n大小的码流，从而得到 n路HD/n大小的码流，并将该n路HD/n大小的码流合成一^各HD码流；所述DSP阵列，用于对接收到的每一路HD/m大小的码流进行解码，并将 解码得到的图像压缩为HD/mn大小的图像，将该HD/mn大小的图像编码后得 到的HD/mn大小的码流发送给所述CPU;其中，n和m为大于1的整数。一种DSP,该DSP包括第一接收模块、解码模块、压缩模块和编码模块； 所述第一接收模块，用于接收HD/m大小的码流； 所述解码模块，用于对接收到的所述HD/m大小的码流进行解码； 所述压缩模块，用于将所述解码模块解码得到的HD/m大小的图像压缩为HD/mn大小的图像；所述编码模块，用于将所述HD/mn大小的图像进行编码得到HD/mn大小的码流，并输出该HD/mn大小的码流。一种CPU，该CPU包括第二接收模块、拆分模块、第一合并模块和第二合并模块；所述第二接收模块，用于接收n路HD码流；接收DSP阵列发送的HD/mn 大小的码流；所述拆分模块，用于将所述n路HD码流中的每一路拆分成m路HD/m大 小的码流提供给所述DSP阵列；所述第一合并模块，用于将所述第二接收模块接收到的HD/mn大小的码流中，属于同 一路HD码流的HD/mn大小的码流合成一路HD/n大小的码流，从 而得到n路HD/n大小的码流提供给所述第二合并模块；所述第二合并模块，用于将所述n路HD/n大小的码流合并成一路HD码流。 由以上技术方案可以看出，在本专利技术提供的方法和装置中，CPU将接 收到的n路HD码流中的每一路拆分成m路HD/m大小的码流，送入DSP 阵列；由DSP阵列对接收到的每一路HD/m大小的码流进行解码，并将解 码得到的图像压缩为HD/mn大小的图像，将该HD/mn大小的图像编码后得 到的HD/mn大小的码流发送给CPU; CPU将属于同 一路HD码流的HD/mn 大小的码流合成一路HD/n大小的码流，从而得到n路HD/n大小的码流； 将该n路HD/n大小的码流合成一路HD码流。即由CPU和DSP配合实现 多分屏的编解码，由DSP完成码流的编解码和缩放、由CPU完成码流的拆 分和合并，而不需要FPGA这一逻辑器件来完成图像的压缩、分割和拼接， 由于DSP和CPU所增加的功能可以由简单的程序设计进行实现，而FPGA 则需要设计复杂的逻辑电路，因此，本专利技术提供的方法和装置降低了编解码 装置设计的复杂性和成本。附图说明图1为现有技术中实现多分屏的编解码装置结构图；图2为本专利技术实施例提供的编解码装置结构图；图3为本专利技术实施例提供的编解码方法流程图；图4为本专利技术实施例提供的具体实例的方法流程图；图5为本专利技术实施例提供的编解码装置的具体结构图。具体实施方式为了使本专利技术的目的、技术方案和优点更加清楚，下面结合附图和具体 实施例对本专利技术进行详细描述。本专利技术提供的编解码装置可以如图2所示，图2为本专利技术实施例提供的编解码装置结构图。下面结合该编解码装置结构,，对本专利技术提供的编解码方法进行描述，如图3所示，本专利技术提供的方法主要包括以下步骤步骤301: CPU接收到n路HD码流后，将n路HD码流中的每一路拆 分成m路HD/m大小的码流，送入DSP阵列。该编解码装置所在的视频终端接收到来自其它n个视频终端发送来的 HD码流，即共n路HD码流后，根据DSP阵列中DSP的个数，将每一路 HD码流分本文档来自技高网...

【技术保护点】
一种实现多分屏的编解码方法，其特征在于，该方法包括：中央处理器ＣＰＵ接收到ｎ路高清画面ＨＤ码流后，将该ｎ路ＨＤ码流中的每一路拆分成ｍ路ＨＤ／ｍ大小的码流，送入数字信号处理器ＤＳＰ阵列；所述ＤＳＰ阵列对接收到的每一路ＨＤ／ｍ大小的码流进行解码，并将解码得到的图像压缩为ＨＤ／ｍｎ大小的图像，将该ＨＤ／ｍｎ大小的图像编码后得到的ＨＤ／ｍｎ大小的码流发送给所述ＣＰＵ；所述ＣＰＵ将属于同一路ＨＤ码流的ＨＤ／ｍｎ大小的码流合成一路ＨＤ／ｎ大小的码流，得到ｎ路ＨＤ／ｎ大小的码流；将该ｎ路ＨＤ／ｎ大小的码流合成一路ＨＤ码流；其中，ｎ和ｍ为大于１的整数。

【技术特征摘要】
1、一种实现多分屏的编解码方法，其特征在于，该方法包括中央处理器CPU接收到n路高清画面HD码流后，将该n路HD码流中的每一路拆分成m路HD/m大小的码流，送入数字信号处理器DSP阵列；所述DSP阵列对接收到的每一路HD/m大小的码流进行解码，并将解码得到的图像压缩为HD/mn大小的图像，将该HD/mn大小的图像编码后得到的HD/mn大小的码流发送给所述CPU；所述CPU将属于同一路HD码流的HD/mn大小的码流合成一路HD/n大小的码流，得到n路HD/n大小的码流；将该n路HD/n大小的码流合成一路HD码流；其中，n和m为大于1的整数。2、 一种实现多分屏的编解码方法，其特征在于，该方法包括CPU接收到n路高清画面HD码流后，将该n路HD码流中的每一路拆分 成m路HD/m大小的码流，送入数字信号处理器DSP阵列；所述CPU接收到所述DSP阵列发送的HD/mn大小的码流后，将属于同一 路HD码流的HD/mn大小的码流合成一路HD/n大小的码流，得到n路HD/n 大小的码流；将该n路HD/n大小的码流合成一路HD码流；其中，n和m为大于1的整数。3、 根据权利要求1所述的方法，其特征在于，该方法还包括所述CPU 在拆分后得到的m路HD/m大小的码流中分别加上标识属于同一路HD码流的 帧号；所述将属于同 一路HD码流的HD/mn大小的码流合成一路HD/n大小的码 流包括所述CPU根据所述帧号将属于同一路HD码流的HD/mn大小的码流 合成一路HD/n大小的码流。4、 一种实现多分屏的编解码方法，其特征在于，该方法包括DSP阵列对接收到的每一路HD/m大小的码流进行解码，并将解码得到的图像压缩为HD/mn大小的图像，将该HD/mn大小的图像编码后得到的HD/mn 大小的码流发送给CPU;其中，n和m为大于1的整数。5、 根据权利要求4所述的方法，其特征在于，该方法还包括所述DSP 阵列对接收到的每一路HD/m大小的码流进行解码时，获取该HD/m大小的码 流携带的帧号，并在所述HD/mn大小的码流中加上所述帧号。6、 一种实现多分屏的编解码装置，其特征在于，该装置包括CPU和DSP 阵列；所述CPU,用于接收到n路HD码流后，将该n路HD码流中的每一路拆 分成m路HD/m大小的码流发送给所述DSP阵列；将所述DSP阵列发送的属 于同 一路HD码流的HD/mn大小的码流合成一路HD/n大小的码流，从而得到 n路HD/n大小的码流，并将该n路HD/n大小的码流合成一路HD码流；所述DSP阵列，用于对接收到的每一路HD/m大小的码流进行解码，并将 解码得到的图像压缩为HD/mn大小的图像，将该HD/mn大小的图像编码后得 到的HD/mn大小的码流发送给所述CPU;其中，n和m为大于1的整数。7、 根据权利要求6所述的编解码装置，其特征在于，所述DSP阵列至少 包括m个DSP;其中，每一个DSP包括第一接收模块、解码模块、压缩模块和编码模块； 所述第...

【专利技术属性】
技术研发人员：罗奇勇，雷奕，史军，邓凌，吴坚，黄建强，
申请(专利权)人：杭州华三通信技术有限公司，
类型：发明
国别省市：86[中国|杭州]