半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供一基底，所述基底中形成有通孔；形成第一绝缘层于所述通孔的内表面；采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞。本发明专利技术的技术方案能够在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。孔进行填充的工艺难度以及制造成本。孔进行填充的工艺难度以及制造成本。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]硅通孔(Through Silicon Via，TSV)技术是三维集成电路中堆叠芯片实现互连的一种技术解决方案。硅通孔技术具有小体积、高密度、高集成度和互连延时小等优点，极大地缩小模块的体积，减少重量，是当前集成化、小型化发展的主流方向。并且，有时因硅通孔的通流能力受限，使得超大宽度的硅通孔被需要。
[0003]在硅通孔中填充铜时，采用电化学电镀工艺相对于化学气相沉积或物理气相沉积具有较多优势，在工业中使用较多。但是，对于超大宽度的硅通孔，采用电化学电镀工艺在硅通孔中填充铜时会存在如下问题：(1)填充难度大，铜会在硅通孔的底面和侧壁同时生长，导致铜会在硅通孔的顶部提前封口，进而导致填充的铜中产生包含电镀液的空洞，影响后续工艺；(2)即使铜能够将硅通孔填满，电镀时间也会很长(例如超过4小时)，导致成本很高；(3)即使铜能够将硅通孔填满，但是，会导致硅通孔外围的衬底上也会覆盖很厚的铜，进而导致后续采用化学机械研磨工艺研磨去除硅通孔外围衬底上的铜的难度很大，研磨时间长，成本高；(4)硅通孔的宽度过大会导致铜填充之后的退火工艺难以达成，应力难以得到释放。
[0004]因此，需要对超大宽度的硅通孔的填充工艺进行改进，以避免出现上述问题。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体器件及其制造方法，能够在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。
[0006]为实现上述目的，本专利技术提供了一种半导体器件的制造方法，包括：
[0007]提供一基底，所述基底中形成有通孔；
[0008]形成第一绝缘层于所述通孔的内表面；
[0009]采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；
[0010]填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞。
[0011]可选地，在形成所述第一绝缘层于所述通孔的内表面之后且在采用电化学电镀工艺形成所述第一金属层于所述通孔中的所述第一绝缘层的表面之前，所述半导体器件的制造方法还包括：
[0012]形成第一扩散阻挡层于所述通孔中的所述第一绝缘层的表面；
[0013]沉积籽晶层于所述通孔中的所述第一扩散阻挡层的表面；
[0014]在采用电化学电镀工艺形成所述第一金属层于所述通孔中的所述第一绝缘层的表面之后且在填充所述第二绝缘层于所述通孔中之前，所述半导体器件的制造方法还包括：
[0015]形成第二扩散阻挡层于所述通孔中的所述第一金属层的表面。
[0016]可选地，所述半导体器件的制造方法还包括：
[0017]执行退火工艺。
[0018]可选地，所述半导体器件的制造方法还包括：
[0019]形成第三绝缘层覆盖于所述基底、所述第一绝缘层、所述第一金属层和所述第二绝缘层上；
[0020]刻蚀所述第三绝缘层，以形成暴露出所述第一金属层的沟槽；
[0021]填充第二金属层于所述沟槽中。
[0022]可选地，所述通孔的俯视面为圆形，所述通孔的直径大于或等于5μm，所述通孔的深宽比为1～20。
[0023]可选地，所述空洞顶部和底部的所述第二绝缘层的厚度均大于或等于0.1μm。
[0024]可选地，所述半导体器件的制造方法还包括：
[0025]减薄或刻蚀所述基底的背面，以暴露出所述通孔底面的所述第一金属层；
[0026]形成第三金属层于暴露出的所述第一金属层上，所述第三金属层与所述第一金属层电连接。
[0027]本专利技术还提供一种半导体器件，包括：
[0028]基底，所述基底中形成有通孔；
[0029]第一绝缘层，形成于所述通孔的内表面；
[0030]第一金属层，形成于所述通孔中的所述第一绝缘层的表面；
[0031]第二绝缘层，填充于所述通孔中，所述第二绝缘层中形成有空洞。
[0032]可选地，所述半导体器件还包括：
[0033]第一扩散阻挡层，形成于所述第一绝缘层与所述第一金属层之间；
[0034]籽晶层，形成于所述第一扩散阻挡层与所述第一金属层之间；
[0035]第二扩散阻挡层，形成于所述第一金属层与所述第二绝缘层之间。
[0036]可选地，所述半导体器件还包括：
[0037]第三绝缘层，覆盖于所述基底、所述第一绝缘层、所述第一金属层和所述第二绝缘层上，所述第三绝缘层中形成有暴露出所述第一金属层的沟槽；
[0038]第二金属层，填充于所述沟槽中。
[0039]可选地，所述通孔的俯视面为圆形，所述通孔的直径大于或等于5μm，所述通孔的深宽比为1～20。
[0040]可选地，所述空洞顶部和底部的所述第二绝缘层的厚度均大于或等于0.1μm。
[0041]可选地，所述半导体器件还包括：
[0042]第三金属层，与所述通孔底面的所述第一金属层电连接。
[0043]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0044]1、本专利技术的半导体器件的制造方法，由于包括：提供一基底，所述基底中形成有通孔；形成第一绝缘层于所述通孔的内表面；采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞，使得能够在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。
[0045]2、本专利技术的半导体器件，由于包括：基底，所述基底中形成有通孔；第一绝缘层，形成于所述通孔的内表面；第一金属层，形成于所述通孔中的所述第一绝缘层的表面；第二绝缘层，填充于所述通孔中，所述第二绝缘层中形成有空洞，使得能够在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。
附图说明
[0046]图1是本专利技术一实施例的半导体器件的制造方法的流程图；
[0047]图2a～图2h是图1所示的半导体器件的制造方法中的器件示意图。
[0048]其中，附图1～图2h的附图标记说明如下：
[0049]11
‑
基底；111
‑
通孔；12
‑
第一绝缘层；13
‑
第一扩散阻挡层；14
‑
第一金属层；15
‑
第二扩散阻挡层；16
‑
第二绝缘层；17
‑
空洞；181
‑
刻蚀停止层；182
‑
层间介质层；19
‑
第二金属层。
具体实施方式
[0050]为使本专利技术的目的、优本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供一基底，所述基底中形成有通孔；形成第一绝缘层于所述通孔的内表面；采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞。2.如权利要求1所述的半导体器件的制造方法，其特征在于，在形成所述第一绝缘层于所述通孔的内表面之后且在采用电化学电镀工艺形成所述第一金属层于所述通孔中的所述第一绝缘层的表面之前，所述半导体器件的制造方法还包括：形成第一扩散阻挡层于所述通孔中的所述第一绝缘层的表面；沉积籽晶层于所述通孔中的所述第一扩散阻挡层的表面；在采用电化学电镀工艺形成所述第一金属层于所述通孔中的所述第一绝缘层的表面之后且在填充所述第二绝缘层于所述通孔中之前，所述半导体器件的制造方法还包括：形成第二扩散阻挡层于所述通孔中的所述第一金属层的表面。3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：执行退火工艺。4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：形成第三绝缘层覆盖于所述基底、所述第一绝缘层、所述第一金属层和所述第二绝缘层上；刻蚀所述第三绝缘层，以形成暴露出所述第一金属层的沟槽；填充第二金属层于所述沟槽中。5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述通孔的俯视面为圆形，所述通孔的直径大于或等于5μm，所述通孔的深宽比为1～20。6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述空洞顶部和底部的所述第二绝缘层的厚度均大于或等于0.1μm。7.如权...

【专利技术属性】
技术研发人员：赵常宝，叶国梁，盛备备，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：