模拟接收前端电路制造技术

本申请公开了一种模拟接收前端电路，包括：一对输入接口电路，一对输入接口电路各自包括：第一至第三电感、接口电阻以及静电保护单元，其中，第一至第三电感依次连接，第一电感的另一端接收差分输入信号，第三电感的另一端连接接口电阻的一端，第一和第二电感之间的节点连接静电保护单元；运算放大器，其正相输入端接收共模电压，负相输入端与输出端相连并连接一对输入接口电路的两个接口电阻的另一端；衰减器，其包括一对衰减支路；均衡器，均衡器连接衰减器的差分输出并进行频率的幅度调节。本申请提供的应用于PAM4中的模拟接收前端电路，结构相对简单、功耗低和线性度高。功耗低和线性度高。功耗低和线性度高。

【技术实现步骤摘要】
模拟接收前端电路


[0001]本专利技术一般涉及集成电路
，特别涉及一种应用于PAM4中的超高速高线性度和低功耗的模拟接收前端电路。

技术介绍

[0002]PAM4信号是下一代数据中心做高速信号互连的一种热门信号传输技术，可以广泛应用于200G/400G接口的电信号或光信号传输。
[0003]随着数据传输速度逐渐增加，数据传输信道呈现出较大的衰减。不同的应用场景，使得传输信号到达PAM4模拟接收前端的信号幅度不同，由于PAM4是由四个不同电平组成的信号，这就对四个不同电平信号的幅度提出了要求。四个不同电平的信号幅度大小差别也称为PAM4模拟接收前端的线性度。PAM4模拟接收前端补偿信道的衰减后，输出四个电平幅度的大小即线性度提出了较大的挑战。另一方面需要PAM4的模拟接收前端有不同频率的零点，用以补偿信道在不同频率处的衰减以及增大PAM4模拟前端的带宽。
[0004]随着工艺节点的向前推进，晶体管可以承受的电源电压也逐渐降低，这给设计高速PAM4电路的模拟前端带来了较大困难。

技术实现思路

[0005]本专利技术的目的在于提供了一种应用于PAM4中的超高速高线性度和低功耗的模拟接收前端电路。
[0006]本申请公开了一种模拟接收前端电路，包括：
[0007]一对输入接口电路，所述一对输入接口电路各自包括：第一至第三电感、接口电阻以及静电保护单元，其中，所述第一至第三电感依次连接，所述第一电感的另一端接收差分输入信号，所述第三电感的另一端连接所述接口电阻的一端，所述第一和第二电感之间的节点连接所述静电保护单元；
[0008]运算放大器，其正相输入端接收共模电压，负相输入端与输出端相连并连接所述一对输入接口电路的两个接口电阻的另一端；
[0009]衰减器，其包括一对衰减支路，所述一对衰减支路各自包括：第一至第三晶体管、以及第一至第五电阻，其中，所述第一晶体管的源极、所述第二晶体管的源极、所述第三电阻的一端和所述第五电阻的一端均相连并连接所述共模电压，所述第一晶体管的漏极连接所述第二和第三电阻之间的节点，所述第二晶体管的漏极连接所述第四和第五电阻之间的节点，所述第四电阻的另一端连接所述第三晶体管的源极和所述第一电阻的一端并作为差分输入连接所述第二和第三电感之间的节点，所述第二电阻的另一端连接所述第三晶体管的漏极和所述第一电阻的另一端并作为差分输出；和
[0010]均衡器，所述均衡器连接所述衰减器的差分输出并进行频率的幅度调节。
[0011]在一个优选例中，所述一对衰减支路中正相信号的衰减支路的第一至第三晶体管为PMOS晶体管，所述一对衰减支路中反相信号的衰减支路的第一至第三晶体管为NMOS晶体
管。
[0012]在一个优选例中，所述均衡器包括依次连接的第一级和第二级，所述第一级包括：
[0013]第一至第六PMOS晶体管，所述第一至第五PMOS晶体管源极连接电源端，栅极均相连并连接所述第六PMOS晶体管的漏极并连接偏置电压，所述第一PMOS晶体管的漏极连接所述第六PMOS晶体管的源极；
[0014]差分输入对管，其包括第一和第二输入PMOS晶体管、第一和第二输入NMOS晶体管，所述第一和第二输入PMOS晶体管的源极分别连接所述第二和第三PMOS晶体管的漏极，所述第一和第二输入PMOS晶体管的漏极分别连接所述第一和第二输入NMOS晶体管的漏极，所述第一和第二输入NMOS晶体管的源极分别通过一电阻连接地端，所述第一输入PMOS和第一输入NMOS晶体管两者的栅极与所述第二输入PMOS和第二输入NMOS晶体管两者的栅极分别连接所述衰减器的差分输出，所述第一输入PMOS和第一输入NMOS晶体管两者的漏极与所述第二输入PMOS和第二输入NMOS晶体管两者的漏极各自输出差分信号；
[0015]一对高频调节电路，所述一对高频调节电路各自包括若干个比特的调节PMOS晶体管、调节电阻和调节电感，其中，所述若干个比特的调节PMOS晶体管的漏极均和所述调节电阻的一端相连，并且各自连接所述差分输入对管输出的差分信号，所述若干个比特的调节PMOS晶体管的源极均和所述调节电阻的另一端相连并连接所述调节电感的一端；
[0016]差分输出对管，其包括第一和第二输出PMOS晶体管、第一和第二输出NMOS晶体管，所述第一输出PMOS和第一输出NMOS晶体管两者的栅极与所述第二输出PMOS和第二输出NMOS晶体管两者的栅极分别连接所述差分输入对管输出的差分信号，所述第一输出PMOS和第一输出NMOS晶体管两者的漏极与所述第二输出PMOS和第二输出NMOS晶体管两者的漏极分别连接所述调节电感的另一端，所述第一输出PMOS晶体管的源极连接所述第四PMOS晶体管的漏极，所述第二输出PMOS晶体管的源极连接所述第五PMOS晶体管的漏极，所述第一和第二输出NMOS晶体管的源极分别通过一电阻连接地端；和
[0017]一对中频调节电路，所述一对中频调节电路分别连接于所述第一和第二输入PMOS晶体管的源极之间或所述第一和第二输入NMOS晶体管的源极之间，所述一对中频调节电路各自包括：多个调节单元，每个调节单元包括两个调节NMOS晶体管和两个电容。
[0018]在一个优选例中，所述均衡器包括依次连接的第一级和第二级，所述第二级包括：
[0019]第一至第六PMOS晶体管，所述第一至第五PMOS晶体管源极连接电源端，栅极均相连并连接所述第六PMOS晶体管的漏极并连接偏置电压，所述第一PMOS晶体管的漏极连接所述第六PMOS晶体管的源极；
[0020]差分输入对管，其包括第一和第二输入PMOS晶体管、第一和第二输入NMOS晶体管，所述第一和第二输入PMOS晶体管的源极分别连接所述第二和第三PMOS晶体管的漏极，所述第一和第二输入PMOS晶体管的漏极分别连接所述第一和第二输入NMOS晶体管的漏极，所述第一和第二输入NMOS晶体管的源极分别通过一电阻连接地端，所述第一输入PMOS和第一输入NMOS晶体管两者的栅极与所述第二输入PMOS和第二输入NMOS晶体管两者的栅极分别连接所述衰减器的差分输出，所述第一输入PMOS和第一输入NMOS晶体管两者的漏极与所述第二输入PMOS和第二输入NMOS晶体管两者的漏极各自输出差分信号；
[0021]一对高频调节电路，所述一对高频调节电路各自包括调节PMOS晶体管、调节电阻和调节电感，其中，所述调节PMOS晶体管的漏极均和所述调节电阻的一端相连，并且各自连
接所述差分输入对管输出的差分信号，所述调节PMOS晶体管的源极均和所述调节电阻的另一端相连并连接所述调节电感的一端；
[0022]差分输出对管，其包括第一和第二输出PMOS晶体管、第一和第二输出NMOS晶体管，所述第一输出PMOS和第一输出NMOS晶体管两者的栅极与所述第二输出PMOS和第二输出NMOS晶体管两者的栅极分别连接所述差分输入对管输出的差分信号，所述第一输出PMOS和第一输出NMOS晶体管两者的漏极与所述第二输出PMOS和第二输出NMOS晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模拟接收前端电路，其特征在于，包括：一对输入接口电路，所述一对输入接口电路各自包括：第一至第三电感、接口电阻以及静电保护单元，其中，所述第一至第三电感依次连接，所述第一电感的另一端接收差分输入信号，所述第三电感的另一端连接所述接口电阻的一端，所述第一和第二电感之间的节点连接所述静电保护单元；运算放大器，其正相输入端接收共模电压，负相输入端与输出端相连并连接所述一对输入接口电路的两个接口电阻的另一端；衰减器，其包括一对衰减支路，所述一对衰减支路各自包括：第一至第三晶体管、以及第一至第五电阻，其中，所述第一晶体管的源极、所述第二晶体管的源极、所述第三电阻的一端和所述第五电阻的一端均相连并连接所述共模电压，所述第一晶体管的漏极连接所述第二和第三电阻之间的节点，所述第二晶体管的漏极连接所述第四和第五电阻之间的节点，所述第四电阻的另一端连接所述第三晶体管的源极和所述第一电阻的一端并作为差分输入连接所述第二和第三电感之间的节点，所述第二电阻的另一端连接所述第三晶体管的漏极和所述第一电阻的另一端并作为差分输出；和均衡器，所述均衡器连接所述衰减器的差分输出并进行频率的幅度调节。2.根据权利要求1所述的模拟接收前端电路，其特征在于，所述一对衰减支路中正相信号的衰减支路的第一至第三晶体管为PMOS晶体管，所述一对衰减支路中反相信号的衰减支路的第一至第三晶体管为NMOS晶体管。3.根据权利要求1所述的模拟接收前端电路，其特征在于，所述均衡器包括依次连接的第一级和第二级，所述第一级包括：第一至第六PMOS晶体管，所述第一至第五PMOS晶体管源极连接电源端，栅极均相连并连接所述第六PMOS晶体管的漏极并连接偏置电压，所述第一PMOS晶体管的漏极连接所述第六PMOS晶体管的源极；差分输入对管，其包括第一和第二输入PMOS晶体管、第一和第二输入NMOS晶体管，所述第一和第二输入PMOS晶体管的源极分别连接所述第二和第三PMOS晶体管的漏极，所述第一和第二输入PMOS晶体管的漏极分别连接所述第一和第二输入NMOS晶体管的漏极，所述第一和第二输入NMOS晶体管的源极分别通过一电阻连接地端，所述第一输入PMOS和第一输入NMOS晶体管两者的栅极与所述第二输入PMOS和第二输入NMOS晶体管两者的栅极分别连接所述衰减器的差分输出，所述第一输入PMOS和第一输入NMOS晶体管两者的漏极与所述第二输入PMOS和第二输入NMOS晶体管两者的漏极各自输出差分信号；一对高频调节电路，所述一对高频调节电路各自包括若干个比特的调节PMOS晶体管、调节电阻和调节电感，其中，所述若干个比特的调节PMOS晶体管的漏极均和所述调节电阻的一端相连，并且各自连接所述差分输入对管输出的差分信号，所述若干个比特的调节PMOS晶体管的源极均和所述调节电阻的另一端相连并连接所述调节电感的一端；差分输出对管，其包括第一和第二输出PMOS晶体管、第一和第二输出NMOS晶体管，所述第一输出PMOS和第一输出NMOS晶体管两者的栅极与所述第二输出PMOS和第二输出NMOS晶体管两者的栅极分别连接所述差分输入对管输出的差分信号，所述第一输出PMOS和第一输出NMOS晶体管两者的漏极与所述第二输出PMOS和第二输出NMOS晶体管两者的漏极分别连接所述调节电感的另一端，所述第一输出PMOS晶体管的源极连接所述第四PMOS晶体管的漏
极，所述第二输出PMOS晶体管的源极连接所述第五PMOS晶体...

【专利技术属性】
技术研发人员：姚豫封，詹三一，李承哲，钟英权，
申请(专利权)人：集益威半导体上海有限公司，
类型：发明
国别省市：