阵列基板及显示面板制造技术

本申请涉及一种阵列基板及显示面板，阵列基板包括在衬底基板上阵列排布的多个子像素，每个子像素包括沿列方向依次设置的像素区和器件区，像素区包括像素电极，其中，器件区包括一个薄膜晶体管，薄膜晶体管的源极通过过孔与像素电极电连接；像素区包括沿列方向连续分布的多个区域，各区域对应的像素电极与衬底基板之间的距离不相等。该阵列基板可以在改善色偏、提升大视角范围的同时，增大有效透光区域的面积，提高像素开口率。提高像素开口率。提高像素开口率。

【技术实现步骤摘要】
阵列基板及显示面板


[0001]本申请涉及显示
，特别是涉及一种阵列基板及显示面板。

技术介绍

[0002]随着主动式薄膜晶体管液晶显示器(Thin Film Transistor
‑
LCD，简称TFT
‑
LCD)技术的发展，显示屏幕的尺寸越来越大，人们对于显示屏的品质需求也不断提升，其中对于大视角范围的需求尤为明显。由于垂直配向(Vertical Alignment，简称VA)型液晶显示面板采用垂直转动的液晶，液晶分子双折射率的差异比较大，导致大视角下的色偏(color shift)问题比较严重。
[0003]为了提升面板视角表现、改善色偏问题，通常会采取多畴垂直配向技术(Multi
‑
domain VA，简称MVA)，即将一个子像素划分成多个畴区，并使每个畴区中的液晶在施加电压后倒伏向不同的方向，从而使各个方向看到的效果趋于平均一致。随着技术的发展，出现了一种不需要使用配向层的MVA型液晶显示面板，称为聚合物稳定垂直配向(Polymer
‑
Stabilized Vertical Alignment，简称PSVA)型液晶显示面板，其采用3T
‑
8畴像素结构，即每个子像素通过3个薄膜晶体管TFT控制8个畴区，但由于3T
‑
8畴液晶显示面板本身需要八个方向的像素电极排布，与4个畴区的像素结构相比，在改善视角的同时也会大幅降低面板穿透率，这大幅度降低了像素开口率，使得产品亮度偏低或者背光功耗增加，影响产品竞争力。

技术实现思路

[0004]本申请旨在提供一种阵列基板及显示面板，其可以在改善色偏、提升大视角范围的同时，增大有效透光区域的面积，提高像素开口率。
[0005]第一方面，本申请实施例提出了一种阵列基板，包括在衬底基板上阵列排布的多个子像素，每个子像素包括沿列方向依次设置的像素区和器件区，像素区包括像素电极，其中，器件区包括一个薄膜晶体管，薄膜晶体管的源极通过过孔与像素电极电连接；像素区包括沿列方向连续分布的多个区域，各区域对应的像素电极与衬底基板之间的距离不相等。
[0006]在一种可能的实施方式中，像素区包括沿列方向分布的两个主像素区和一个次像素区，且次像素区位于两个主像素区之间，主像素区包括主像素电极，次像素区包括次像素电极，主像素电极与衬底基板之间的距离为第一距离，次像素电极与衬底基板之间的距离为第二距离，第一距离与第二距离不相等。
[0007]在一种可能的实施方式中，像素电极包括相互连接的主干电极和分支电极，主干电极将像素区分为四个畴区，每一畴区内的分支电极平行且间隔，并与主干电极之间呈预定夹角设置，不同畴区内的分支电极的朝向相异；次像素区位于像素区的中间区域，两个主像素区位于次像素区沿列方向的两侧。
[0008]在一种可能的实施方式中，子像素包括依次形成于衬底基板上的平坦化层及透明导电层；主像素电极和次像素电极均位于透明导电层；平坦化层包括对应于主像素区的第
一平坦化单元以及对应于次像素区的第二平坦化单元；第一平坦化单元的厚度与第二平坦化单元的厚度不相等。
[0009]在一种可能的实施方式中，还包括扫描线和数据线，扫描线位于器件区且对应每一行子像素设置，数据线对应每一列子像素设置；薄膜晶体管的漏极呈U型，并与邻近的数据线电连接；薄膜晶体管的栅极连接至扫描线。
[0010]在一种可能的实施方式中，器件区还包括存储电极，所述存储电极的一端与所述薄膜晶体管的源极电连接，另一端通过所述过孔与所述像素电极电连接，所述存储电极与相对的第一公共电极之间形成存储电容。
[0011]在一种可能的实施方式中，每个主像素区在衬底基板上的正投影面积小于或者等于次像素区在衬底基板上的正投影面积。
[0012]第二方面，本申请实施例还提供了阵列基板的制备方法，阵列基板包括在衬底基板上阵列排布的多个子像素，每个子像素包括沿列方向依次设置的像素区和器件区，像素区包括像素电极，制备方法包括：在衬底基板上形成器件区，器件区包括一个薄膜晶体管；在器件区上形成平坦化层，平坦化层包括连续分布的多个平坦化单元，其中，各平坦化单元的厚度不同；在平坦化层背离衬底基板的一侧形成透明导电层，透明导电层包括与各平坦化单元分别对应的像素电极，以使像素区沿列方向连续分布的多个区域对应的像素电极与衬底基板之间的距离不相等，且薄膜晶体管的源极通过过孔与像素电极电连接。
[0013]在一种可能的实施方式中，像素区包括沿列方向分布的两个主像素区和一个次像素区，且次像素区位于两个主像素区之间，平坦化层包括对应于主像素区的第一平坦化单元以及对应于次像素区的第二平坦化单元；在器件区上形成平坦化层包括：在衬底基板上形成厚度一致的平坦化层；在平坦化层上涂布光阻层，采用半色调掩膜板对光阻层曝光显影，形成光阻图案，光阻图案包括在待形成的第一平坦化单元位置形成的未曝光区域、在待形成的第二平坦化单元形成的部分曝光区域以及在其余位置形成完全曝光区域；通过灰化工艺去除部分曝光区域的光阻，以减薄光阻图案；以减薄的光阻图案为掩膜板，采用干法刻蚀形成厚度不一致的平坦化层；剥离掉剩余的光阻图案。
[0014]第三方面，本申请实施例还提供了一种显示面板，包括如前所述的阵列基板；彩膜基板，与阵列基板相对设置；液晶层，设置于阵列基板与彩膜基板之间。
[0015]根据本申请实施例提供的阵列基板及显示面板，包括在衬底基板上阵列排布的多个子像素，每个子像素包括沿列方向依次设置的像素区和器件区，像素区包括像素电极，器件区包括一个薄膜晶体管，薄膜晶体管的源极通过过孔与像素电极电连接；像素区包括沿列方向连续分布的多个区域，各区域对应的像素电极与衬底基板之间的距离不相等，即将像素电极形成在不同高度的膜层上，通过薄膜晶体管施加同一电压时，不同高度区域的像素电极与彩膜基板的公共电极之间的距离不同，从而形成不同强度的电场，控制不同区域的液晶偏转差异来控制不同区域显示不同的亮度，从而在改善色偏、提升大视角范围的同时，增大有效透光区域的面积，提高像素开口率。
附图说明
[0016]下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关
系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。
[0017]图1示出本申请实施例提供的显示面板的剖面示意图；
[0018]图2示出本申请实施例提供的阵列基板的子像素的俯视图；
[0019]图3示出图2沿B
‑
B方向的剖面图；
[0020]图4示出本申请实施例提供的阵列基板的制备方法的流程框图。
[0021]附图标记说明：
[0022]1、阵列基板；AA1、主像素区；AA2、次像素区；AA3、器件区；101、像素电极；
[0023]10、衬底基板；T、薄膜晶体管；C本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，包括在衬底基板上阵列排布的多个子像素，每个所述子像素包括沿列方向依次设置的像素区和器件区，所述像素区包括像素电极，其特征在于，所述器件区包括一个薄膜晶体管，所述薄膜晶体管的源极通过过孔与所述像素电极电连接；所述像素区包括沿列方向连续分布的多个区域，各所述区域对应的所述像素电极与所述衬底基板之间的距离不相等。2.根据权利要求1所述的阵列基板，其特征在于，所述像素区包括沿列方向分布的两个主像素区和一个次像素区，且所述次像素区位于两个所述主像素区之间，所述主像素区包括主像素电极，所述次像素区包括次像素电极，所述主像素电极与所述衬底基板之间的距离为第一距离，所述次像素电极与所述衬底基板之间的距离为第二距离，所述第一距离与所述第二距离不相等。3.根据权利要求2所述的阵列基板，其特征在于，所述像素电极包括相互连接的主干电极和分支电极，所述主干电极将所述像素区分为四个畴区，每一所述畴区内的所述分支电极平行且间隔，并与所述主干电极之间呈预定夹角设置，不同所述畴区内的所述分支电极的朝向相异；所述次像素区位于所述像素区的中间区域，两个所述主像素区位于所述次像素区沿列方向的两侧。4.根据权利要求2或3所述的阵列基板，其特征在于，所述子像素包括依次形成于所述衬底基板上的平坦化层及透明导电层；所述主像素电极和所述次像素电极均位于所述透明导电层；所述平坦化层包括对应于所述主像素区的第一平坦化单元以及对应于所述次像素区的第二平坦化单元；所述第一平坦化单元的厚度与所述第二平坦化单元的厚度不相等。5.根据权利要求1所述的阵列基板，其特征在于，还包括扫描线和数据线，所述扫描线位于所述器件区且对应每一行所述子像素设置，所述数据线对应每一列所述子像素设置；所述薄膜晶体管的漏极呈U型，并与邻近的所述数据线电连接，所述薄膜晶体管的栅极连接至所述扫描线。6.根据权利要求1所述的阵列基板，其特征在于，所述器件区还包括存储电极，所述存储电极的一端与所述薄膜晶体管的源极电连接，另...

【专利技术属性】
技术研发人员：谭桂财，康报虹，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：