本申请公开了一种芯片测试装置和方法，应用于数字电路设计技术领域，包括：设置有N个槽位的芯片测试座；切换电路；存储介质；FPGA，用于接收主机下发的第一固件和第一测试程序并存储在存储介质中，当接收第一控制命令时进行切换电路的电路控制，以使第一控制命令所指定的k个待测芯片依次连接至FPGA的k个芯片固件接口，且进行芯片测试座的供电控制，以使k个待测芯片上电；当接收任一待测芯片发送的读取指令时，发送第一固件和第一测试程序至待测芯片；主机，用于在任一待测芯片进行第一测试程序的测试时，记录测试结果。应用本申请的方案，可以批量实现待测芯片的测试，刷写速度快，且自动完成，因此有效地提高了测试效率。因此有效地提高了测试效率。因此有效地提高了测试效率。
【技术实现步骤摘要】
一种芯片测试装置和方法
[0001]本专利技术涉及数字电路设计
，特别是涉及一种芯片测试装置和方法。
技术介绍
[0002]在SoC(System on Chip，系统级芯片)的设计开发过程中，完成芯片设计和流片之后，需要使用特定方法对芯片的基本功能进行验证，进而从生产出的大量SoC芯片中快速剔除功能不正常的芯片，筛选出基本可用的芯片以交付使用。
[0003]目前，在进行SoC芯片测试时，一般是将芯片固件和芯片需要运行的测试程序手动或自动烧写到外部存储介质中，例如烧写至QSPI(Quad Serial Peripheral Interface，6线串行外设接口)FLASH中，或者SD(Secure Digital，安全数码)卡中，然后手动或自动地控制待测SoC芯片上电。待测SoC芯片上电启动后，从QSPI FLASH或者SD卡中读取芯片固件以启动SoC系统，然后继续读取并执行测试程序，执行测试程序时主机可以通过串口进行观察，记录芯片测试结果。
[0004]在完成一片SoC芯片的测试后，可以手动或自动地更换另一片SoC芯片继续测试。如果需要更换待测固件和测试程序，则需要将新的固件数据和测试程序烧写到外部存储介质中，重复测试流程。
[0005]目前的方案中，由于一次仅测试一片SoC芯片，测试一次之后更换SoC芯片重复进行，导致无法应用在大批量测试的场合中，只能抽样测试。此外，进行不同的SoC芯片测试时，经常需要更换待测固件和测试程序，而目前，外部的QSPI FLASH或者SD卡都需要专用工具实现烧写，且烧写速度较慢，多次烧写也容易造成损坏，影响测试效率。
[0006]综上所述，如何有效地进行芯片测试，且提高测试效率，是目前本领域技术人员急需解决的技术问题。
技术实现思路
[0007]本专利技术的目的是提供一种芯片测试装置和方法，以有效地进行芯片测试，且提高测试效率。
[0008]为解决上述技术问题，本专利技术提供如下技术方案：
[0009]一种芯片测试装置，包括：
[0010]设置有N个槽位的芯片测试座，用于放置至多N个待测芯片；
[0011]与所述芯片测试座连接的切换电路；
[0012]存储介质；
[0013]与所述存储介质连接的FPGA，用于接收主机下发的第一固件和第一测试程序并存储在所述存储介质中，当接收到所述主机发送的第一控制命令时，进行所述切换电路的电路控制，以使所述第一控制命令所指定的k个待测芯片通过所述切换电路依次连接至所述FPGA的k个芯片固件接口，且进行所述芯片测试座的供电控制，以使所述第一控制命令所指定的k个所述待测芯片上电；当接收到k个所述待测芯片中的任一待测芯片发送的读取指令
时，发送所述第一固件和所述第一测试程序至所述待测芯片，以使所述待测芯片进行所述第一测试程序的测试；
[0014]与所述FPGA以及所述芯片测试座连接的主机，用于在任一待测芯片进行所述第一测试程序的测试时，记录测试结果；
[0015]其中，N为不小于2的正整数，k为正整数且k≤N。
[0016]优选的，所述FPGA设置有A种类型的芯片固件接口以支持A种接口协议；A为不小于2的正整数；
[0017]针对所述第一控制命令所指定的k个待测芯片中的任一待测芯片，所述FPGA进行所述切换电路的电路控制时，具体用于：通过控制所述切换电路，使得所述待测芯片连接至所述FPGA中的与所述待测芯片的接口协议相匹配的芯片固件接口。
[0018]优选的，所述FPGA至少设置有SPI接口和SD卡接口。
[0019]优选的，所述FPGA，具体用于：
[0020]接收主机下发的第一固件，第一测试程序，第二固件以及第二测试程序并存储在所述存储介质中，当接收到所述主机发送的第一控制命令和第二控制命令时，进行所述切换电路的电路控制，以使所述第一控制命令所指定的k个待测芯片通过所述切换电路依次连接至所述FPGA的k个芯片固件接口，使所述第二控制命令所指定的m个待测芯片通过所述切换电路依次连接至所述FPGA的m个芯片固件接口，且进行所述芯片测试座的供电控制，以使所述第一控制命令所指定的k个所述待测芯片上电，使所述第二控制命令所指定的m个所述待测芯片上电；当接收到k个所述待测芯片中的任一待测芯片发送的读取指令时，发送所述第一固件和所述第一测试程序至所述待测芯片，以使所述待测芯片进行所述第一测试程序的测试，当接收到m个所述待测芯片中的任一待测芯片发送的读取指令时，发送所述第二固件和所述第二测试程序至所述待测芯片，以使所述待测芯片进行所述第二测试程序的测试。
[0021]优选的，所述主机通过USB接口和/或以太网接口与所述FPGA连接。
[0022]优选的，所述存储介质包括第一存储装置和第二存储装置，所述存储介质利用所述第一存储装置和/或所述第二存储装置进行数据存储。
[0023]优选的，所述第一存储装置为默认的数据存储装置，当所述第一存储装置故障时，所述第二存储装置切换为默认的数据存储装置。
[0024]优选的，所述主机还用于：
[0025]在任一待测芯片进行所述第一测试程序的测试时，通过与所述待测芯片进行数据交互，进行所述待测芯片的内存测试。
[0026]优选的，所述主机还用于：
[0027]在任一待测芯片进行所述第一测试程序的测试时，通过与所述待测芯片进行数据交互，进行所述待测芯片的网络配置测试。
[0028]一种芯片测试方法，应用于FPGA中，所述FPGA与存储介质，切换电路，主机以及芯片测试座连接，所述芯片测试座设置有N个槽位以放置至多N个待测芯片，所述切换电路与所述芯片测试座连接，所述主机与所述FPGA以及所述芯片测试座连接，所述芯片测试方法包括：
[0029]接收所述主机下发的第一固件和第一测试程序并存储在所述存储介质中；
[0030]当接收到所述主机发送的第一控制命令时，进行所述切换电路的电路控制，以使所述第一控制命令所指定的k个待测芯片通过所述切换电路依次连接至所述FPGA的k个芯片固件接口，且进行所述芯片测试座的供电控制，以使所述第一控制命令所指定的k个所述待测芯片上电；
[0031]当接收到k个所述待测芯片中的任一待测芯片发送的读取指令时，发送所述第一固件和所述第一测试程序至所述待测芯片，以使所述待测芯片进行所述第一测试程序的测试；
[0032]其中，在任一待测芯片进行所述第一测试程序的测试时，所述主机记录测试结果；N为不小于2的正整数，k为正整数且k≤N。
[0033]应用本专利技术实施例所提供的技术方案，芯片测试座设置有N个槽位，因此，本申请在进行芯片测试时，一次能够至多进行N个待测芯片的测试，提高效率。具体的，FPGA可以用于接收主机下发的第一固件和第一测试程序并存储在存储介质中，当接收到主机发送的第一控制命令时，进行切换电路的电路控制，以使第一控制命令所指定的k个待测芯片通过切换电路依次连接至FPGA的k个芯片固件接口，且进本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种芯片测试装置，其特征在于，包括：设置有N个槽位的芯片测试座，用于放置至多N个待测芯片；与所述芯片测试座连接的切换电路；存储介质；与所述存储介质连接的FPGA，用于接收主机下发的第一固件和第一测试程序并存储在所述存储介质中，当接收到所述主机发送的第一控制命令时，进行所述切换电路的电路控制，以使所述第一控制命令所指定的k个待测芯片通过所述切换电路依次连接至所述FPGA的k个芯片固件接口，且进行所述芯片测试座的供电控制，以使所述第一控制命令所指定的k个所述待测芯片上电；当接收到k个所述待测芯片中的任一待测芯片发送的读取指令时，发送所述第一固件和所述第一测试程序至所述待测芯片，以使所述待测芯片进行所述第一测试程序的测试；与所述FPGA以及所述芯片测试座连接的主机，用于在任一待测芯片进行所述第一测试程序的测试时，记录测试结果；其中，N为不小于2的正整数，k为正整数且k≤N。2.根据权利要求1所述的芯片测试装置，其特征在于，所述FPGA设置有A种类型的芯片固件接口以支持A种接口协议；A为不小于2的正整数；针对所述第一控制命令所指定的k个待测芯片中的任一待测芯片，所述FPGA进行所述切换电路的电路控制时，具体用于：通过控制所述切换电路，使得所述待测芯片连接至所述FPGA中的与所述待测芯片的接口协议相匹配的芯片固件接口。3.根据权利要求2所述的芯片测试装置，其特征在于，所述FPGA至少设置有SPI接口和SD卡接口。4.根据权利要求1所述的芯片测试装置，其特征在于，所述FPGA，具体用于：接收主机下发的第一固件，第一测试程序，第二固件以及第二测试程序并存储在所述存储介质中，当接收到所述主机发送的第一控制命令和第二控制命令时，进行所述切换电路的电路控制，以使所述第一控制命令所指定的k个待测芯片通过所述切换电路依次连接至所述FPGA的k个芯片固件接口，使所述第二控制命令所指定的m个待测芯片通过所述切换电路依次连接至所述FPGA的m个芯片固件接口，且进行所述芯片测试座的供电控制，以使所述第一控制命令所指定的k个所述待测芯片上电，使所述第二控制命令所指定的m个所述待测芯片上电；当接收到k个所述待测芯片中的任一待测芯片发送的读取指令时，发送所述第一固件和所述第一测...
【专利技术属性】
技术研发人员：陈贝，满宏涛，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。