一种窄脉冲捕获及处理集成设计方法技术

本发明专利技术公开了本发明专利技术提出的窄脉冲捕获及处理集成设计方法，设计的集成电路包括采样保持模块、ADC转换器、DAC转换器、处理器、PLL及时钟管理模块、复位管理模块、片上存储模块、外设模块；所述采样保持模块包括峰值检测模块、跟随器模块、锁存器模块、组合逻辑控制模块；每一路窄脉冲信号分别通过一路峰值检测模块连接一路跟随器模块；各路的跟随器模块分别连接到锁存器模块和组合逻辑控制模块；本发明专利技术将采样保持分立器件、ADC转换器、微控制器进行单片集成，只需一个电路就可实现上述功能，缩小体积的同时，降低了系统功耗，提高了可靠性。该技术可作为一个标准IP，用于信号采集电路设计中，也可用于单片集成电路设计。也可用于单片集成电路设计。也可用于单片集成电路设计。

【技术实现步骤摘要】
一种窄脉冲捕获及处理集成设计方法


[0001]本专利技术属于半导体集成电路中设计领域，尤其涉及一种窄脉冲捕获及处理集成设计方法。

技术介绍

[0002]在光电转换领域，一般接收的光脉冲经过光电转换后，脉冲宽度仅为ns级的窄脉冲信号，即使高速ADC转换器也难以捕捉到其幅值，因此，需要设计合适的采样保持电路来采集并展宽窄脉冲的幅值，送入ADC转换器将模拟电压转换为数字信号，由后续的微控制器进行信号计算与处理。当前采样保持电路基本采用分立器件实现，由触发器、锁存器等进行控制，再加上ADC转换器、微控制器等器件，整个系统体积较大，功耗较高，可靠性也不稳定。
[0003]经过查询，目前还未有将采样保持、ADC转换器、微控制器等进行集成的电路。

技术实现思路

[0004]本专利技术目的是：提供一种窄脉冲捕获及处理集成设计方法。将采样保持分立器件、ADC转换器、微控制器进行单片集成，只需一个电路就可实现上述功能，缩小体积的同时，降低了系统功耗，提高了可靠性。本专利技术的技术方案是：一种窄脉冲捕获及处理集成设计方法，设计的集成电路包括采样保持模块、ADC转换器、DAC转换器、处理器、PLL及时钟管理模块、复位管理模块、片上存储模块、外设模块；其中：采样保持模块接收多路窄脉冲信号，实现窄脉冲的锁定、采样、展宽、保持功能，并将放大后的信号送入ADC转换器；ADC转换器接收采样保持模块的信号，进行数模转换，可以以单次、连续、扫描或间断模式执行；处理器用于信号处理、控制、解码、判断，并实现一定的计算算法；DAC转换器对处理器的运算结果进行数模转换并输出；PLL及时钟管理模块接收外部的输入时钟CLK，进行倍频放大；复位管理模块通过外部RST复位信号，实现提供整个电路模块的复位信号，保证各模块的可靠有效复位；片上存储模块用于数据的存储；外设模块连接外部传感器、驱动器的控制信号。
[0005]优选的，所述采样保持模块包括峰值检测模块、跟随器模块、锁存器模块、组合逻辑控制模块；每一路窄脉冲信号分别通过一路峰值检测模块连接一路跟随器模块；各路的跟随器模块分别连接到锁存器模块和组合逻辑控制模块；组合逻辑控制模块还连接RESET信号、BM信号，其中RESET信号为系统复位信号，用于复位控制，BM信号为波门信号，用于脉冲信号捕获；当BM信号为高，电路采样并保持输入信号的峰值；设计采用开关电容减法器，消除因单电源所造成的共模偏置电压。
[0006]优选的，采样保持模块工作时，首先进行窄脉冲捕获，在此期间，RESET和BM都为高电平，当检测有输入信号时，同步产生一个脉冲输出，用于处理器控制处理电路的同步和产生波门；当处理器控制电路完成捕获后，将RESET和BM都拉低，进入跟踪阶段，此时ADC转换器进行采样转换数据。
[0007]优选的，设计的集成电路中，将采样保持模块、ADC转换器、处理器进行一体化集成。
[0008]优选的，一体化集成的电路中，包括：采样保持与脉冲展宽模块、交叉开关、16位ADC、16位DAC、32位处理器ARM Cortex
‑
M4、交叉总线、时钟复位管理单元、片上存储，以及UART、SPI、IIC、GPIO、PWM组成的外设模块；一体化集成的电路以32位ARM Cortex
‑
M4处理器为核心，所有外设模块均挂接于交叉总线上，交叉总线可以使读写通道分离、地址通道与数据通道分离，并且单向通道体系结构使得信息流只以单方向传输，减少了延时，提高了系统性能。
[0009]优选的，所述采样保持与脉冲展宽模块对四路输入的窄脉冲信号进行峰值检测、采样并保持，通过32位处理器提供的控制信号进行同步脉冲展宽输出至后级。
[0010]优选的，所述交叉开关对采样保持与脉冲展宽模块输出信号与外部信号进行开关选择。
[0011]优选的，所述16位ADC转换器采用逐次逼近型设计结构，输入的信号由通道选择寄存器进行选择，由启动寄存器控制启动转换，同时会产生转换结束标志，将转换的数据存入数据寄存器中，待32位处理器取走进行运算；优选的，所述16位DAC转换器采用电压输出型设计结构，可以单通道单独进行转换，也可以多个通道同时进行转换，输出级带缓冲器，可直接驱动外部负载。
[0012]优选的，所述的外设模块中：UART是用于串行数据通信的通用异步收发器，从外围设备接收数据，实现串并转换；同时，也可以从CPU端接收数据，实现并串转换；SPI是一个同步串行接口，与其他外设或主机进行通信，通过配置内部串口寄存器进行控制；IIC用作串行总线之间的接口，提供多主模式功能，控制所有IIC总线特定的序列、协议、仲裁和时；GPIO是通用输入输出模块，功能配置为输入端口或输出端口PWM是脉冲宽度调制模块，内部具有一个32bit计数器该模块可输出所需要的高低电平脉冲，并且通过配置可控制脉冲宽度、脉冲重复次数、周期、延迟以及相位。
[0013]本专利技术的优点是：本专利技术提出的窄脉冲捕获及处理集成设计方法，将采样保持分立器件、ADC转换器、微控制器进行单片集成，只需一个电路就可实现上述功能，缩小体积的同时，降低了系统功耗，提高了可靠性。该技术可作为一个标准IP，用于信号采集电路设计中，也可用于单片集成电路设计。
附图说明
[0014]下面结合附图及实施例对本专利技术作进一步描述：
图1 为本专利技术的窄脉冲捕获及处理集成电路结构框图；图2 为采样保持模块框图；图3 为本专利技术的窄脉冲捕获及处理一体化集成设计框图。
具体实施方式
[0015]本专利技术设计一种窄脉冲采样保持及信号处理一体化集成的电路，内部包含采样保持模块、ADC转换器、DAC转换器、处理器、PLL及时钟管理模块、复位管理模块、片上存储模块、外设模块；可实现窄脉冲采样、展宽、保持、转换、计算、控制等功能。结构图如图1所示。
[0016]图1中采样保持模块可接收I0、I1、I2、I3四路窄脉冲信号，可识别的最小脉冲宽度为10ns，通过该模块可实现窄脉冲的锁定、采样、展宽、保持等功能，并将放大后的信号送入AD转换器。
[0017]图1中的ADC转换器设计为16bit，1MSPS的模数转换器，接收采样保持模块的信号，进行数模转换，可以以单次、连续、扫描或间断模式执行。
[0018]图1中的32位处理器设计为ARM Cortex
‑
M4处理器，运算能力为1.25DMIPS/MHz，主要用于信号处理、控制、解码、判断，并实现一定的计算算法。
[0019]图1中的DAC转换器设计为16bit的数模转换器，主要对32位处理器的运算结果进行数模转换并输出。输出信号为V0、V1、V2、V3.图1中的PLL及时钟管理是该电路的时钟单元，接收外部的输入时钟CLK，进行倍频放大，最高主频可达200MHz。
[0020]图1中的复位管理通过外部RST复位信号，实现提供整个电路模块的复位信号，保证各模块的可靠有效复位。
[0021]图1中的片上存储设计为128KB的SRAM，用于数据的存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种窄脉冲捕获及处理集成设计方法，其特征在于，设计的集成电路包括采样保持模块、ADC转换器、DAC转换器、处理器、PLL及时钟管理模块、复位管理模块、片上存储模块、外设模块；其中：采样保持模块接收多路窄脉冲信号，实现窄脉冲的锁定、采样、展宽、保持功能，并将放大后的信号送入ADC转换器；ADC转换器接收采样保持模块的信号，进行数模转换，可以以单次、连续、扫描或间断模式执行；处理器用于信号处理、控制、解码、判断，并实现一定的计算算法；DAC转换器对处理器的运算结果进行数模转换并输出；PLL及时钟管理模块接收外部的输入时钟CLK，进行倍频放大；复位管理模块通过外部RST复位信号，实现提供整个电路模块的复位信号，保证各模块的可靠有效复位；片上存储模块用于数据的存储；外设模块连接外部传感器、驱动器的控制信号。2.根据权利要求1所述的窄脉冲捕获及处理集成设计方法，其特征在于，所述采样保持模块包括峰值检测模块、跟随器模块、锁存器模块、组合逻辑控制模块；每一路窄脉冲信号分别通过一路峰值检测模块连接一路跟随器模块；各路的跟随器模块分别连接到锁存器模块和组合逻辑控制模块；组合逻辑控制模块还连接RESET信号、BM信号，其中RESET信号为系统复位信号，用于复位控制，BM信号为波门信号，用于脉冲信号捕获；当BM信号为高，电路采样并保持输入信号的峰值；设计采用开关电容减法器，消除因单电源所造成的共模偏置电压。3.根据权利要求2所述的窄脉冲捕获及处理集成设计方法，其特征在于，采样保持模块工作时，首先进行窄脉冲捕获，在此期间，RESET和BM都为高电平，当检测有输入信号时，同步产生一个脉冲输出，用于处理器控制处理电路的同步和产生波门；当处理器控制电路完成捕获后，将RESET和BM都拉低，进入跟踪阶段，此时ADC转换器进行采样转换数据。4.根据权利要求3所述的窄脉冲捕获及处理集成设计方法，其特征在于，设计的集成电路中，将采样保持模块、ADC转换器、处理器进行一体化集成。5.根据权利要求4所述的窄脉冲捕获及处理集成设计方法，其特征在于，一体化集成的电路中，包括：采样保持与脉冲展宽模块、交叉开关、16位ADC、16位DAC、...

【专利技术属性】
技术研发人员：张磊，余向阳，张栩豪，汪健，
申请(专利权)人：中国兵器工业集团第二一四研究所苏州研发中心，
类型：发明
国别省市：