DDDMOS器件及其制造方法技术

本发明专利技术提供了一种DDDMOS器件及其制造方法，应用于半导体技术领域。在本发明专利技术提供的DDDMOS器件的制造方法中，其在常规的ESD DDDMOS器件结构的基础上，将该器件的漏区的N

【技术实现步骤摘要】
DDDMOS器件及其制造方法


[0001]本专利技术涉及半导体
，特别涉及一种半DDDMOS器件及其制造方法。

技术介绍

[0002]在功率电子领域，功率半导体器件作为关键的部件，其性能特征对系统性能的改善起着主要的作用。MOS器件作为一种电压控制型器件，能用很小的稳态电流输入实现器件的开关，控制电路可同时实现集成，因此得到了很好的运用。
[0003]DDDMOS作为高压MOS器件的一种，具备很多有竞争力的方面：尺寸小，导通电阻小等等，作为一种性价比很高的器件，在高压集成电路中获得了广泛的运用。下面将以现有N型DDDMOS为例说明DDDMOS的结构，而对应的P型DDDMOS结构和N型DDDMOS的结构是类似的，都是形成于N型外延层上，两者的沟道区、漂移区和源漏的掺杂类型正好相反。
[0004]ESD implant常用于提高GGNMOS的ESD(静电保护)能力。通常的做法是在GGNMOS器件的漏端Drain的N+下注入一P+区域。好处是:一可以降低NMOS的BV(Breakdown Voltage缩写，是指绝缘击穿电压)，改善多finger的导通均匀性，二可以改变ESD电流路径，引导ESD电流从表面流向体内，从而提高ESD能力。
[0005]然而，由于现有的DDDMOS器件因为在Drain端由较深的N
‑
区域包围，常规的5V ESD implant技术，在DDDMOS上不适用。因而DDDMOS的均匀导通不理想，导致ESD能力较弱。

技术实现思路

[0006]本专利技术的目的在于提供一种DDDMOS器件及其制造方法，以通过ESD implant的注入改变ESD DDDMOS的击穿位置和ESD电流路径，从而降低开启电压，让多finger的ESD DDDMOS开启更均匀，并最终提高器件的ESD能力。
[0007]第一方面，为解决上述技术问题，本专利技术提供一种DDDMOS器件的制造方法，包括：
[0008]提供一内部形成有深阱的半导体衬底，在所述深阱内形成有漏区以及位于所述漏区两侧的半导体衬底的表面上的栅极结构；
[0009]形成至少遮蔽所述漏区的中间部分区域所对应的半导体衬底的硬掩膜层，并以所述硬掩膜层为掩膜，对所述漏区所对应的半导体衬底进行第一次离子注入，以在所述漏区所对应的半导体衬底内的两个边缘区域分别形成一第一离子注入区；
[0010]对形成有所述第一离子注入区的漏区所对应的半导体衬底进行第二次离子注入，以在两个所述第一离子注入区的中间所对应的漏区所对应的半导体衬底内形成第二离子注入区。
[0011]进一步的，所述深阱可以为P型阱。
[0012]进一步的，所述第一次离子注入可以为N
‑
离子注入，且所注入的N型离子具体可以包括磷、砷和锑中的至少一种。
[0013]进一步的，所述所述第二次离子注入的注入工艺可以为ESD离子注入工艺，而所述ESD离子注入工艺所注入的离子类型可以为P型离子，所述P型离子具体可以包括硼、铟和镓
中的至少一种。
[0014]进一步的，在对所述半导体衬底进行第二次离子注入之前，本专利技术所提供的所述制造方法还可以包括如下步骤：
[0015]对所述漏区所对应的半导体衬底进行第三次离子注入，以在所述漏区所对应的半导体衬底内形成N+离子注入区。
[0016]进一步的，在形成所述N+离子注入区之后，本专利技术所提供的所述制造方法还可以包括如下步骤：
[0017]对所述第二离子注入区所对应的半导体衬底的顶部进行金属硅化处理，以在所述第二离子注入区所对应的半导体衬底的表面上形成金属硅化物，之后并在该金属硅化物上形成用于电性外接的接触孔。
[0018]进一步的，在形成形成至少遮蔽所述漏区的中间部分区域所对应的半导体衬底的硬掩膜层之前，可以先在各个所述栅极结构的侧壁上分别形成侧墙。
[0019]进一步的，以所述侧墙和所述栅极结构为掩膜，对所述半导体衬底进行第四次离子注入，以在所述栅极结构两侧的半导体衬底内分别形成源极。
[0020]进一步的，在形成所述第一离子注入区之后，且在形成所述第二离子注入区之前，本专利技术提供的所述制造方法还可以包括去除所述硬掩膜层。
[0021]第二方面，基于相同的专利技术构思，本专利技术还提供了一种DDDMOS器件，其特征在于，所述DDDMOS器件包括：
[0022]一半导体衬底，所述半导体衬底内形成有P型阱，而在所述P型阱内形成有漏区以及位于所述漏区两侧的半导体衬底的表面上的栅极结构；
[0023]两个第一离子注入区，位于所述漏区所对应的半导体衬底内的两个边缘区域；
[0024]一第二离子注入区，位于两个所述第一离子注入区之间的所述半导体衬底内的漏区内；
[0025]金属硅化物，位于所述第二离子注入区所对应的半导体衬底的表面上。
[0026]与现有技术相比，本专利技术技术方案至少具有如下有益效果之一：
[0027]在本专利技术提供的DDDMOS器件的制造方法中，其在常规的ESD DDDMOS器件结构的基础上，将该器件的漏区的N
‑
离子注入区采用注入后的区域不相连接的两段式注入方式形成，并在该分割开的两个N
‑
离子注入区的之间的漏区区域中进行ESD离子注入，从而通过在漏极的外接接触孔的下方不做N
‑
离子注入而做ESD离子注入的方式改变ESD DDDMOS器件的击穿位置和ESD电流路径，从而降低器件的开启电压，以使多finger的ESD DDDMOS器件开启更均匀，并最终提高了ESD DDDMOS器件的静电保护ESD能力。
附图说明
[0028]图1为本专利技术一实施例中的一种DDDMOS器件的制造方法的流程示意图；
[0029]图2为本专利技术一实施例中的DDDMOS器件的结构示意图。
[0030]其中，附图标记如下：
[0031]100
‑
半导体衬底；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110
‑
金属硅化物；
[0032]120
‑
侧墙结构；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
251
‑
栅极结构；
[0033]D
‑
漏区；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
S
‑
源极；
[0034]101
‑
P型阱；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
102
‑
第一离子注入区；
[0035]103
‑
第二离子注入区；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
104
‑
N+离子注入区；
[0036]105
‑
P+离子注入区。
具体实施方式
[0037]承如
技术介绍
所述，在现有技术中，ESD impl本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种DDDMOS器件的制造方法，其特征在于，至少包括如下步骤：提供一内部形成有深阱的半导体衬底，在所述深阱内形成有漏区以及位于所述漏区两侧的半导体衬底的表面上的栅极结构；形成至少遮蔽所述漏区的中间部分区域所对应的半导体衬底的硬掩膜层，并以所述硬掩膜层为掩膜，对所述漏区所对应的半导体衬底进行第一次离子注入，以在所述漏区所对应的半导体衬底内的两个边缘区域分别形成一第一离子注入区；对形成有所述第一离子注入区的漏区所对应的半导体衬底进行第二次离子注入，以在两个所述第一离子注入区的中间所对应的漏区所对应的半导体衬底内形成第二离子注入区。2.如权利要求1所述的DDDMOS器件的制造方法，其特征在于，所述深阱为P型阱。3.如权利要求1所述的DDDMOS器件的制造方法，其特征在于，所述第一次离子注入为N
‑
离子注入，且所注入的N型离子包括磷、砷和锑中的至少一种。4.如权利要求1所述的DDDMOS器件的制造方法，其特征在于，所述所述第二次离子注入的注入工艺为ESD离子注入工艺，所述ESD离子注入工艺所注入的离子类型为P型离子，所述P型离子包括硼、铟和镓中的至少一种。5.如权利要求1所述的DDDMOS器件的制造方法，其特征在于，在对所述半导体衬底进行第二次离子注入之后，所述制造方法还包括：对所述漏区所对应的半导体衬底进行第三次离子注入，以在所述漏区所对应的半导体衬底内形成N+离子注入区。6.如权利要求5所述的DDDMOS器...

【专利技术属性】
技术研发人员：邓樟鹏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：