热电堆像素、阵列及系统技术方案

本实用新型专利技术涉及一种热电堆像素、阵列及系统，其中热电堆像素包括：2*N个串联的热电偶，串联热电偶的首端和尾端作为热电堆像素的差分输出端，第N个热电偶和第(N+1)个热电偶的连接节点作为热电堆像素的共模电压端；其中，前N个热电偶具有正温度系数，后N个热电偶具有负温度系数，且N为大于等于1的正数。通过本实用新型专利技术提供的热电堆像素，解决了现有热电堆传感器应用时，通过电阻在读出电路输入端接入共模电平所带来的诸多问题。电平所带来的诸多问题。电平所带来的诸多问题。

【技术实现步骤摘要】
热电堆像素、阵列及系统


[0001]本技术涉及热电堆传感
，特别是涉及一种热电堆像素、阵列及系统。

技术介绍

[0002]热电堆一般是采用一系列的热电偶串联而成，目的就是为了增大塞贝克系数，从而使输出电压的变化更加明显。热电堆分为冷端和热端，冷端的温度是保持不变且已知，热端则是用来感应外部的红外辐射，因此，热电堆的灵敏度并不算高。
[0003]如图1所示，热电堆传感器做为双端器件具有两个输出端口TP和TN，后面的放大器为了正确工作在合理范围，需要为热电堆传感器的输出提供直流基准偏置，一般在其中一个输出端口(通常在TN端)接参考电压VREF，如采用1.2V的带隙基准作为参考电压；此种方式存在的缺点如下：
[0004]1、热电堆传感器本身的输出阻抗较高(可达到300kΩ)，而电阻Ri会显著降低放大器的输入阻抗，从而影响信号输出幅度；
[0005]2、为增加输入阻抗，加大电阻Ri的阻值，一方面会增加芯片面积不便于集成，另一方面电阻热噪声会增加，对高性能热电堆系统性能造成瓶颈；
[0006]3、因为参考电压VREF只施加于热电堆传感器的一个输出端口，对TP和TN一对差分信号影响程度不同，从而会带来系统性能下降；
[0007]4、因为采用单端偏置的方式，参考电压VREF的噪声会严重影响系统性能；
[0008]5、随未来工艺发展，热电堆尺寸减小，信号幅度会显著减小，同时热电堆的输出阻抗会逐渐增加，从而上述偏置方式对性能的影响会越来越明显。
[0009]针对热电堆传感器采用仪表放大器的差分应用，如图2所示，其输出端口TP、TN采用全差分方式接至仪表放大器的输入端，但也需要为仪表放大器输入端通过偏置电阻等方式提供共模电压VCM；此种方式存在的缺点如下：
[0010]1、偏置电阻会降低仪表放大器的输入阻抗；
[0011]2、较大的偏置电阻会带来芯片面积及噪声等不利影响；
[0012]3、偏置电阻的匹配程度会严重影响差分信号TP、TN的质量；
[0013]4、热电堆传感器由单点向阵列式应用发展，对版图面积、布局走线都提出了更高的要求，上述方式明显不适用于大规模阵列传感器集成。
[0014]鉴于此，如何解决传统热电堆传感器读出电路(即放大器)的共模电平问题，是本领域技术人员迫切需要解决的技术问题。

技术实现思路

[0015]鉴于以上所述现有技术的缺点，本技术的目的在于提供一种热电堆像素、阵列及系统，用于解决现有热电堆传感器应用时，通过电阻在读出电路输入端接入共模电平所带来的诸多问题。
[0016]为实现上述目的及其他相关目的，本技术提供一种热电堆像素，所述热电堆
像素包括：2*N个串联的热电偶，串联热电偶的首端和尾端作为所述热电堆像素的差分输出端，第N个热电偶和第(N+1)个热电偶的连接节点作为所述热电堆像素的共模电压端；其中，前N个热电偶具有正温度系数，后N个热电偶具有负温度系数，且N为大于等于1的正数。
[0017]可选地，2*N个热电偶对称排布呈正多边形，其中，差分输出端从正多边形的第一角引出，共模电压端从正多边形的第二角引出，第一角和第二角为正多边形的两个对角。
[0018]本技术还提供一种热电堆像素，所述热电堆像素包括：N个串联的第一热电偶和M个串联的第二热电偶，串联第一热电偶的首端和串联第二热电偶的首端作为所述热电堆像素的共模电压端，串联第一热电偶的尾端和串联第二热电偶的尾端作为所述热电堆像素的差分输出端；其中，第一热电偶具有正温度系数，第二热电偶具有负温度系数，且N和M均为大于等于1的正数。
[0019]可选地，所述热电堆像素还包括：斩波调制开关组，包括第一斩波调制开关和第二斩波调制开关；其中，所述第一斩波调制开关的第一端和第二端对应连接串联第一热电偶的首端和尾端，所述第二斩波调制开关的第一端和第二端对应连接串联第二热电偶的首端和尾端，所述第一斩波调制开关的第三端和所述第二斩波调制开关的第三端连接共模电压，所述第一斩波调制开关的第四端和所述第二斩波调制开关的第四端作为所述斩波调制开关组的输出端。
[0020]可选地，N和M相等，且第一热电偶和第二热电偶对称排布呈正多边形，其中，串联第一热电偶的首端和尾端从正多边形的第一角引出，串联第二热电偶的首端和尾端从正多边形的第二角引出，第一角和第二角为正多边形的两个对角，第一斩波调制开关和第二斩波调制开关对称设置于正多边形的第一角和第二角。
[0021]本技术还提供一种热电堆系统，所述热电堆系统包括：至少一个如上所述的热电堆像素、斩波调制开关、读出电路及解调电路；其中，所述热电堆像素的共模电压端连接共模电压，差分输出端连接所述斩波调制开关的第一端和第二端，所述斩波调制开关的第三端和第四端作为所述斩波调制开关的输出端；所述读出电路连接所述斩波调制开关的输出端，所述解调电路连接所述读出电路的输出端。
[0022]本技术还提供一种热电堆系统，所述热电堆系统包括：至少一个如上所述的热电堆像素、读出电路及解调电路；其中，所述读出电路连接所述斩波调制开关组的输出端，所述解调电路连接所述读出电路的输出端。
[0023]可选地，所述读出电路采用P型输入对管的放大器结构实现。
[0024]可选地，所述共模电压为GND。
[0025]可选地，所述热电堆系统还包括：低通滤波器或delta
‑
sigma模数转换器，连接所述解调电路的输出端。
[0026]本技术还提供一种热电堆阵列，所述热电堆阵列包括：若干个如上任一项所述的热电堆像素，各所述热电堆像素按行和列排布呈阵列。
[0027]如上所述，本技术的热电堆像素、阵列及系统，提供一种全新设计的热电堆像素结构，可直接为后级读出电路提供输入共模电压，无需额外设置偏置元器件，不仅节省电子器件，还避免因偏置元器件使用所带来的诸多问题，使热电堆像素在性能上更具优势。
附图说明
[0028]图1显示为现有热电堆传感器的一种应用示意图。
[0029]图2显示为现有热电堆传感器的另一种应用示意图。
[0030]图3显示为本技术实施例一的热电堆系统的示意图。
[0031]图4显示为本技术实施例一中热电堆像素和斩波调制开关在第一时钟信号控制下的等效电路图。
[0032]图5显示为本技术实施例一中热电堆像素和斩波调制开关在第二时钟信号控制下的等效电路图。
[0033]图6显示为P型输入对管的放大器结构的输出增益随共模电压的变化曲线示意图。
[0034]图7显示为本技术实施例二的热电堆系统的示意图。
[0035]图8显示为本技术实施例二中热电堆像素和斩波调制开关组在第一时钟信号控制下的等效电路图。
[0036]图9显示为本技术实施例二中热电堆像素和斩波调制开关组在第二时钟信号控制下的等效电路图。
[0037]图10显示为本技术实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种热电堆像素，其特征在于，所述热电堆像素包括：2*N个串联的热电偶，串联热电偶的首端和尾端作为所述热电堆像素的差分输出端，第N个热电偶和第(N+1)个热电偶的连接节点作为所述热电堆像素的共模电压端；其中，前N个热电偶具有正温度系数，后N个热电偶具有负温度系数，且N为大于等于1的正数。2.根据权利要求1所述的热电堆像素，其特征在于，2*N个热电偶对称排布呈正多边形，其中，差分输出端从正多边形的第一角引出，共模电压端从正多边形的第二角引出，第一角和第二角为正多边形的两个对角。3.一种热电堆像素，其特征在于，所述热电堆像素包括：N个串联的第一热电偶和M个串联的第二热电偶，串联第一热电偶的首端和串联第二热电偶的首端作为所述热电堆像素的共模电压端，串联第一热电偶的尾端和串联第二热电偶的尾端作为所述热电堆像素的差分输出端；其中，第一热电偶具有正温度系数，第二热电偶具有负温度系数，且N和M均为大于等于1的正数。4.根据权利要求3所述的热电堆像素，其特征在于，所述热电堆像素还包括：斩波调制开关组，包括第一斩波调制开关和第二斩波调制开关；其中，所述第一斩波调制开关的第一端和第二端对应连接串联第一热电偶的首端和尾端，所述第二斩波调制开关的第一端和第二端对应连接串联第二热电偶的首端和尾端，所述第一斩波调制开关的第三端和所述第二斩波调制开关的第三端连接共模电压，所述第一斩波调制开关的第四端和所述第二斩波调制开关的第四端作为所述斩波调制开关组的输出端。5.根据权利要求4所述的热电堆像素，其特征在于，N和M相等，且第一热电偶和第...

【专利技术属性】
技术研发人员：李琛，荆二荣，徐德辉，
申请(专利权)人：上海烨映微电子科技股份有限公司，
类型：新型
国别省市：