一种稳压通信电路及其系统技术方案

本发明专利技术实施方式公开了一种稳压通信电路，该稳压通信电路包括：输出电路，用于输出稳定电压至所述比较电路的负输入端；比较电路，用于输出唤醒信号至FPGA系统，与所述负输入端相对应的正输入端用于接收比较电压；稳压电路，用于接收所述FPGA系统发送的识别信号和接收外部输入电压，并根据所述识别信号进行降压和稳压以获得安全电压。通过上述方式，本发明专利技术实施方式能够通过一个I O端口唤醒FPGA系统并实现输入检测电压的检测模块与FPGA系统之间的通信，并保证FPGA的I O的电压的稳定。O的电压的稳定。O的电压的稳定。

【技术实现步骤摘要】
一种稳压通信电路及其系统


[0001]本专利技术实施方式涉及稳压电路领域，特别是涉及一种稳压通信电路及其系统。

技术介绍

[0002]随着互联网产业的快速发展，使得越来越多的设备并入互联网，并导致了数据量的爆炸式增长，但并不是任何设备都能够并入互联网进行通信，大部分设备还是停留在机械电路唤醒并控制的阶段。并且现有的通信网络难以支撑如此大数据量的通信。研究更高传输速率的通信方式也是极为重要的。
[0003]由于光纤的通信容量大，传输距离远，信号干扰小，传输质量佳等等优点，使得光纤在通信领域有着越来越重要的作用。随着工业系统中对硬件速度要求日益提高，对于硬件之间的数据通信速率也有着越来越高的要求。所以光纤被广泛应用于硬件之间的数据交换。
[0004]FPGA，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，其延时低，连接性高，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。因此FPGA成为实现数据高速传输的最佳平台之一。

技术实现思路

[0005]本专利技术实施方式主要解决的技术问题是提供一种稳压通信电路及其系统，能够通过一个IO端口唤醒FPGA系统并实现输入检测电压的模块与FPGA系统之间的通信，并保证FPGA的IO的电压的稳定。
[0006]为解决上述技术问题，本专利技术实施方式采用的一个技术方案是：提供一种稳压通信电路，包括：输出电路，用于输出稳定电压至所述比较电路的负输入端；比较电路，用于输出唤醒信号至FPGA系统，与所述负输入端相对应的正输入端用于接收比较电压；稳压电路，用于接收所述FPGA系统发送的识别信号以及检测电压，并根据所述识别信号对所述检测电压进行降压和稳压以获得安全电压。
[0007]在一些实施例中，还包括分压电路，所述分压电路用于接收所述检测电压，并输出所述比较电压。
[0008]在一些实施例中，所述输出电路包括电源管理芯片、第二电阻、第四电阻、第五电阻、第一电容和第三电容，其中，所述电源管理芯片的输出端连接至所述第三电容的第一端和所述第二电阻的第一端，所述第二电阻的第一端用于接收第二输入电压；所述电源管理芯片的降噪端连接所述第一电容的第一端；所述第一电容的第二端连接至所述第三电容的第二端和所述第四电阻的第二端，所述第一电容的第一端接地；所述第二电阻的第二端连接至所述第四电阻的第一端和所述第五电阻的第一端，所述第五电阻的第二端用于输出稳定电压。
[0009]在一些实施例中，所述输出电路还包括第一电阻、第三电阻和第二电容，其中，所
述电源管理芯片的输出端连接至所述第一电阻的第一端和所述第二电容的第一端；所述电源管理芯片的反馈端连接所述第一电阻的第二端、所述第二电容的第一端和所述第三电阻的第一端；所述第三电阻的第二端连接至所述第一电容的第二端。
[0010]在一些实施例中，所述输出电路还包括第四电容和第五电容，其中，所述电源管理芯片的输入端和使能端均连接至所述第四电容的第一端和所述第五电容的第一端，所述第四电容的第一端用于接收第一输入电压；所述电源管理芯片的接地端连接至所述第四电容的第二端和所述第五电容的第二端，所述第四电容的第二端接地。
[0011]在一些实施例中，所述比较电路包括比较器和第六电容，其中，所述比较器的输出端用于输出唤醒信号；所述比较器的负输入端用于接收所述稳定电压，与所述负输入端相对应的正输入端用于接收所述比较电压；所述述比较器的电压输入端连接至所述第六电容的第一端，所述第六电容的第二端接地，所述第六电容的第一端用于接收所述第一输入电压。
[0012]在一些实施例中，所述稳压电路包括稳压芯片、第六电阻、第十电阻和第十一电阻，其中，所述稳压芯片的基准输入端连接至所述第六电阻的第一端和所述第十一电阻的第二端，所述第六电阻的第二端接地；所述第十一电阻的第一端连接至所述第十电阻的第二端和所述稳压芯片的阴极端，所述稳压芯片的阴极端用于接收所述识别信号；所述第十电阻的第一端用于接收基准电压。
[0013]在一些实施例中，所述稳压电路还包括第十二电阻和第七电容，其中，所述第七电容的第一端连接至所述稳压芯片的阴极端，所述第七电容的第二端接地；所述第十二电阻的第二端连接至所述稳压芯片的阴极端，所述十二电阻的第一端用于接收所述检测电压。
[0014]在一些实施例中，所述分压电路包括第七电阻、第八电阻和第九电阻，其中，所述第七电阻的第二端连接至所述第八电阻的第一端和所述第九电阻的第一端，所述第七电阻的第一端用于接收所述检测电压；所述第八电阻的第二端接地，所述第九电阻的第二端用于输出所述比较电压。
[0015]为解决上述技术问题，本专利技术实施方式采用的另一个技术方案是：提供一种稳压通信系统，包括：检测电源，用于输入检测电压至稳压通信电路；FPGA系统，用于接收所述稳压通信电路所发送的唤醒信号，和发送识别信号至所述稳压通信电路；以及如上所述的稳压通信电路。
[0016]本专利技术实施方式的有益效果是：区别于现有技术的情况，本专利技术实施方式能够通过一个IO端口唤醒FPGA系统并实现输入检测电压的模块与FPGA系统之间的通信，并保证FPGA的IO的电压的稳定。
附图说明
[0017]图1是本专利技术实施方式提供的一种稳压通信电路的结构示意图；
[0018]图2是本专利技术实施方式提供的第一种输出电路的硬件结构图；
[0019]图3是本专利技术实施方式提供的第二种输出电路的硬件示意图；
[0020]图4是本专利技术实施方式提供的第三种输出电路的硬件示意图；
[0021]图5是本专利技术实施方式提供的一种比较电路的硬件示意图；
[0022]图6是本专利技术实施方式提供的第一种稳压电路的硬件示意图；
[0023]图7是本专利技术实施方式提供的第二种稳压电路的硬件示意图；
[0024]图8是本专利技术实施方式提供的一种分压电路的硬件示意图；
[0025]图9是本专利技术实施方式提供的一种稳压通信电路的硬件示意图；
[0026]图10是本专利技术实施方式提供的一种压通信系统的硬件示意图。
具体实施方式
[0027]下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进。这些都属于本专利技术的保护范围。
[0028]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
[0029]为实现通过一个IO端口唤醒FPGA系统并实现输入检测电压的检测模块与FPGA系统之间的通信，并保证FPGA的IO的电压的稳定，本专利技术实施方式提供了一种稳压通信电路，其结构示意图如图1所示：
[0030]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种稳压通信电路，其特征在于，包括：输出电路，用于输出稳定电压至所述比较电路的负输入端；比较电路，用于输出唤醒信号至FPGA系统，与所述负输入端相对应的正输入端用于接收比较电压；稳压电路，用于接收所述FPGA系统发送的识别信号以及检测电压，并根据所述识别信号对所述检测电压进行降压和稳压以获得安全电压。2.根据权利要求1所述的稳压通信电路，其特征在于，还包括分压电路，所述分压电路用于接收所述检测电压，并输出所述比较电压。3.根据权利要求2所述的稳压通信电路，其特征在于，所述输出电路包括电源管理芯片、第二电阻、第四电阻、第五电阻、第一电容和第三电容，其中，所述电源管理芯片的输出端连接至所述第三电容的第一端和所述第二电阻的第一端，所述第二电阻的第一端用于接收第二输入电压；所述电源管理芯片的降噪端连接所述第一电容的第一端；所述第一电容的第二端连接至所述第三电容的第二端和所述第四电阻的第二端，所述第一电容的第一端接地；所述第二电阻的第二端连接至所述第四电阻的第一端和所述第五电阻的第一端，所述第五电阻的第二端用于输出稳定电压。4.根据权利要求3所述的稳压通信电路，其特征在于，所述输出电路还包括第一电阻、第三电阻和第二电容，其中，所述电源管理芯片的输出端连接至所述第一电阻的第一端和所述第二电容的第一端；所述电源管理芯片的反馈端连接所述第一电阻的第二端、所述第二电容的第一端和所述第三电阻的第一端；所述第三电阻的第二端连接至所述第一电容的第二端。5.根据权利要求4所述的稳压通信电路，其特征在于，所述输出电路还包括第四电容和第五电容，其中，所述电源管理芯片的输入端和使能端均连接至所述第四电容的第一端和所述第五电容的第一端，所述第四电容的第一端用于接收第一输入电压；所述电源管理芯片的接地端连接至所述第四电容的第二端和所述第五电容的第二端，所述第...

【专利技术属性】
技术研发人员：杨涛，
申请(专利权)人：深圳市中科蓝讯科技股份有限公司，
类型：发明
国别省市：