具有不对称栅极叠置体的纳米片晶体管制造技术

公开了具有不对称栅极叠置体的纳米片器件的方法和所得结构。在衬底(104)上形成纳米片叠置体(102)。该纳米片叠置体(102)包括交替的半导体层(108)和牺牲层(110)。牺牲衬层(202)形成在纳米片叠置体(102)上，并且电介质栅极结构(204)形成在纳米片叠置体(102)上和牺牲衬层(202)上。在牺牲层(110)的侧壁上形成第一内间隔物(302)。在纳米片叠置体(102)的沟道区上形成栅极(112)。栅极(112)包括在与纳米片叠置体(102)正交的方向上在衬底(104)上延伸的导电桥。在栅极(112)的侧壁上形成第二内间隔物(902)。第一内间隔物(302)在栅极(112)叠置体之前形成，而第二内间隔物(902)在栅极叠置体之后形成，因此，栅极(112)叠置体是不对称的。称的。称的。

【技术实现步骤摘要】
【国外来华专利技术】具有不对称栅极叠置体的纳米片晶体管

技术介绍

[0001]本专利技术总体上涉及用于半导体器件的制造方法和所得结构，并且更具体地，涉及用于具有不对称栅极叠置体的纳米片晶体管的改进的工艺和所得结构。
[0002]已知的金属氧化物半导体场效应晶体管(MOSFET)制造技术包括用于构造平面场效应晶体管(FET)的工艺流程。一种平面FET，包括：衬底(也称为硅板)；形成在所述衬底上的栅极；形成在栅极的相对端上的源极和漏极区；以及沟道区，位于栅极下方之衬底表面附近。沟道区将源极区电连接到漏极区，而栅极控制沟道中的电流。栅极电压控制从漏极到源极的路径是开路(“关断”)还是电阻性路径(“接通”)。
[0003]近年来，研究已经致力于非平面晶体管体系结构的开发。例如，纳米片FET包括非平面结构，其提供了比横向器件增加的器件密度和一些增加的性能。在纳米片FET中，与传统的平面FET相比，沟道被实现为多个叠置体的和间隔开的纳米片。栅极叠置体围绕每个纳米片的整个周界，因此使得沟道区中的更完全的耗尽成为可能，并且还减小了由于更陡的亚阈值摆动(SS)和更小的漏极诱导势垒降低(DIBL)而导致的短沟道效应。

技术实现思路

[0004]本专利技术的实施例涉及一种用于形成具有不对称栅极叠置体的纳米片器件的方法。该方法的非限制性实例包括在衬底上形成纳米片叠置体。纳米片叠置体包括交替的半导体层和牺牲层。牺牲衬层形成在纳米片叠置体上，并且电介质栅极结构形成在纳米片叠置体上和牺牲衬层上。在牺牲层的侧壁上形成第一内间隔物。该方法包括在纳米片叠置体的沟道区上方形成栅极。栅极包括在与纳米片叠置体正交的方向上在衬底上延伸的导电桥。在栅极的侧壁上形成第二内间隔物。栅极叠置体是不对称的。
[0005]本专利技术的实施例涉及一种半导体结构。半导体结构的非限制性示例包括在衬底上的纳米片叠置体和在纳米片叠置体的沟道区上的栅极。栅极包括在与纳米片叠置体正交的方向上在衬底上延伸的导电桥。电介质栅极结构位于纳米片叠置体和栅极上方。第一内间隔物位于纳米片叠的第一端，第二内间隔物位于纳米片叠的第二端。第一内间隔物和第二内间隔物在工作流的不同部分期间形成(一个在栅极叠置体之前，另一个在栅极叠置体之后)，并且因此，栅极叠置体是不对称的。栅极电介质在第一内间隔物和栅极之间延伸，但不在第二内间隔物和栅极之间延伸。
[0006]本专利技术的实施例涉及一种用于形成具有不对称栅极叠置体的纳米片器件的方法。该方法的非限制性实例包括在衬底上形成纳米片叠置体。纳米片叠置体包括交替的半导体层和牺牲层。在纳米片叠置体的侧壁上形成间隔层，并且在衬底上和间隔层的侧壁上形成第一电介质栅极结构。该方法包括在第一电介质栅极结构上形成牺牲衬层以及在牺牲衬层上形成第二电介质栅极结构。牺牲层、间隔层和牺牲衬层被栅极代替。栅极包括位于第一电介质栅极结构和第二电介质栅极结构之间的导电桥。
[0007]本专利技术的实施例涉及一种半导体结构。半导体结构的非限制性实例包括在衬底上的纳米片叠置体。第一电介质栅极结构位于衬底上。栅极在纳米片叠置体的沟道区上方。栅
极包括在与纳米片叠置体正交的方向上在衬底上延伸的导电桥。导电桥位于第一电介质栅极结构的表面上。第二电介质栅极结构位于所述导电桥上。
[0008]本专利技术的实施例涉及一种半导体结构。半导体结构的非限制性实例包括在衬底上的第一纳米片叠置体。第二纳米片叠置体位于衬底上并邻近第一纳米片叠置体。该结构还包括在衬底上的第一电介质栅极结构。第一电介质栅极结构在第一纳米片叠置体和第二纳米片叠置体之间。该结构包括具有第一部分和第二部分的栅极。第一部分在第一纳米片叠的沟道区上方，第二部分在第二纳米片叠的沟道区上方。该栅极包含一位于该第一部份与该第二部份之间的导电桥。导电桥接位于第一电介质栅极结构的表面上。第二电介质栅极结构在所述导电桥上。
[0009]通过本专利技术的技术实现了额外的技术特征和益处。本专利技术的实施例和方面在本文中详细描述，并且被认为是所要求保护的主题的一部分。为了更好地理解，参考详细描述和附图。
附图说明
[0010]在说明书的结尾处的权利要求中特别指出并清楚地要求了本文描述的专有权的细节。从下面结合附图的详细描述中，本专利技术的实施例的前述和其它特征和优点将变得清楚，其中：
[0011]图1示出了根据本专利技术的一个或多个实施例的俯视参考图，以及在初始的一组处理操作之后半导体结构沿参考图的线X和Y1的截面图；
[0012]图2示出了根据本专利技术的一个或多个实施例的半导体结构沿参考视图的线X和Y1的截面图；
[0013]图3示出了根据本专利技术的一个或多个实施例的半导体结构沿参考视图的线X和Y1的截面图；
[0014]图4示出根据本专利技术一个或多个实施例的半导体结构沿参考视图的线X和Y1的截面图；
[0015]图5示出了根据本专利技术的一个或多个实施例的半导体结构沿参考视图的线X和Y1的截面图；
[0016]图6示出了根据本专利技术的一个或多个实施例的半导体结构沿参考视图的线X和Y1的截面图；
[0017]图7示出了根据本专利技术的一个或多个实施例的半导体结构沿参考视图的线X和Y1的截面图；
[0018]图8示出了根据本专利技术的一个或多个实施例的半导体结构沿参考视图的线X和Y1的截面图；
[0019]图9示出根据本专利技术一个或多个实施例沿参考视图的线X和Y1的半导体结构的截面图；
[0020]图10示出根据本专利技术一个或多个实施例的半导体结构沿参考视图的线X和Y1的截面图；
[0021]图11示出根据本专利技术一个或多个实施例的半导体结构沿参考视图的线Y2的截面图；
[0022]图12示出根据本专利技术一个或多个实施例在初始一组处理操作之后半导体结构沿参考视图的线X和Y1的截面图；
[0023]图13示出根据本专利技术一个或多个实施例的半导体结构沿参考视图的线X和Y1的截面图；
[0024]图14示出根据本专利技术一个或多个实施例沿参考图的线X和Y1的半导体结构的截面图；
[0025]图15示出根据本专利技术一个或多个实施例沿参考图的线X和Y1的半导体结构的截面图；
[0026]图16示出根据本专利技术一个或多个实施例沿参考图的线X和Y1的半导体结构的截面图；
[0027]图17示出根据本专利技术一个或多个实施例沿参考图的线X和Y1的半导体结构的截面图；
[0028]图18示出根据本专利技术一个或多个实施例沿参考图的线X和Y1的半导体结构的截面图；
[0029]图19示出根据本专利技术一个或多个实施例沿参考图的线X和Y1的半导体结构的截面图；
[0030]图20示出根据本专利技术一个或多个实施例沿参考图的线X和Y1的半导体结构的截面图；
[0031]图21示出根据本专利技术一个或多个实施例沿参考图的线X和Y1的半导体结构的截面图；
[0032]图22示出根据本专利技术一个或多个实施例沿参考图的线X和Y1的半导体结构的截面图；
[0033]图23示出根据本专利技术一个或多个实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于形成半导体器件的方法，所述方法包括：在衬底上形成纳米片叠置体，所述纳米片叠置体包括交替的半导体层和牺牲层；在纳米片叠置体上形成牺牲衬层；在所述纳米片叠置体和所述牺牲衬层上形成电介质栅极结构；在牺牲层的侧壁上形成第一内间隔物；在纳米片叠置体的沟道区上形成栅极，所述栅极包括在与纳米片叠置体正交的方向上在衬底上延伸的导电桥；以及在栅极的侧壁上形成第二内间隔物。2.根据权利要求1所述的方法，其中，形成所述栅极进一步包括：去除所述纳米片叠置体和所述电介质栅极结构的一部分，以暴露所述牺牲层的侧壁。3.根据权利要求2所述的方法，其中形成所述栅极进一步包括：去除所述牺牲衬层和所述牺牲层。4.根据权利要求1所述的方法，其中形成所述第一内间隔物包括：使所述牺牲层凹陷。5.根据权利要求1所述的方法，其中形成所述栅极进一步包括：形成栅极电介质；在所述栅极电介质上形成导电区；以及去除栅极电介质的暴露部分。6.根据权利要求1所述的方法，还包括：在所述第一内间隔物的侧壁上形成第一源极或...

【专利技术属性】
技术研发人员：谢瑞龙，C，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：