一种高速数字板卡拓扑结构制造技术

本实用新型专利技术公开了一种高速数字板卡拓扑结构，包括Z7 FPGA芯片；Z7 FPGA芯片分别与K7

【技术实现步骤摘要】
一种高速数字板卡拓扑结构


[0001]本技术属于数字板卡的
，具体涉及一种高速数字板卡拓扑结构。

技术介绍

[0002]数字板卡是电子学名词，数字板卡是一种印制电路板，简称PCB板，制作时带有插芯，可以插入计算机的主电路板（主板）的插槽中，用来控制硬件的运行，比如显示器、采集卡等设备，安装驱动程序后，即可实现相应的硬件功能。一般是把和PC机有结合并能完成一定通讯，数据交换，等特定功能的PCB模块统称为板卡。如，数据采集卡，运动控制卡，视频采集卡。都可以称呼为板卡。
[0003]板卡的作用主要就是实现网关的功能，帮助实现工控机下面所带的从站进行一系列的协议转换，用户可以在基于PC自动化的各种实时以太网现场总线系统中使用统一的标准。
[0004]而现有的数字板卡结构复杂，为实现高速实时数据采集和通信，需要堆叠大量的电气元件，以致于加工复杂，成本高昂，且具有较大的耗能；除此，现有的数字板卡的高速接口较少，且速率较低，不能满足目前电气设备的发展需求。

技术实现思路

[0005]本技术的目的在于针对现有技术中的上述不足，提供一种高速数字板卡拓扑结构，以解决现有的数字板卡的高速接口较少，且速率较低的问题。
[0006]为达到上述目的，本技术采取的技术方案是：
[0007]一种高速数字板卡拓扑结构，其包括K7
‑
1 FPGA芯片、K7
‑
2 FPGA芯片和Z7 FPGA芯片；Z7 FPGA芯片分别与K7
‑
1 FPGA芯片和K7
‑
2 FPGA芯片相连；K7
‑
1 FPGA芯片和K7
‑
2 FPGA芯片电性连接；
[0008]K7
‑
1 FPGA芯片与FMC0接口连接，K7
‑
2 FPGA芯片与FMC1接口连接；Z7 FPGA芯片分别与千兆以太网PHY1、千兆以太网PHY2相连、SFP高速光通信接口1、SFP高速光通信接口2和MAX3490EESA 4路RS422接口芯片电性连接。
[0009]本方案进一步的技术方案为：K7
‑
1 FPGA芯片和K7
‑
2 FPGA芯片均为XC7K325T
‑
2FFG900I PL芯片；
[0010]Z7 FPGA芯片为XC7Z100
‑
2FFG900I PL芯片
[0011]FMC0接口和FMC1接口为ASP
‑
134486
‑
01 FMC高速接口连接器；
[0012]千兆以太网PHY1和千兆以太网PHY2为千兆以太网芯片88E1512
‑
A0芯片。
[0013]本方案进一步的技术方案为：K7
‑
1 FPGA芯片、K7
‑
2 FPGA芯片和Z7 FPGA芯片均与DDR3芯片相连；DDR3芯片MT41K512M16HA
‑
125芯片。
[0014]本方案进一步的技术方案为：Z7 FPGA芯片与EMMC芯片相连；EMMC芯片为IS21ES32G
‑
JQLI芯片。
[0015]本方案进一步的技术方案为：还包括差分振荡器；差分振荡器与第一时钟芯片输
入端电性连接；第一时钟芯片输出端分别与K7
‑
1 FPGA芯片、K7
‑
2 FPGA芯片和第二时钟芯片的输入端电性连接；第二时钟芯片的输出端与Z7 FPGA芯片电性连接。
[0016]本方案进一步的技术方案为：差分振荡器为SiT9121差分振荡器；第一时钟芯片和第二时钟芯片均为ADI ADCLK854BCPZ时钟芯片。
[0017]本方案进一步的技术方案为：SiT9121差分振荡器与第一时钟芯片的CLK0端口信号相连；第一时钟芯片的OUT1端口与第二时钟芯片的CLK0端口信号连接。
[0018]本技术提供的高速数字板卡拓扑结构，具有以下有益效果：
[0019]本技术的高速数字板卡拓扑结构结构简单，可有效实现高速实时数据采集和通信，高速接口丰富，速率高等功能，具有较强的实用性。
[0020]本技术的K7
‑
1 FPGA芯片和K7
‑
2 FPGA芯片均与FMC高速扩张接口相连，用于FPGA IO和其它通讯部件之间的连接，实现FPGA具有重配置IO能力的引脚与其他的FMC子卡IO连接，可灵活的是实现各种数字采集板卡子卡无缝对接。
[0021]本技术的Z7 FPGA芯片与千兆以太网芯片88E1512
‑
A0相连，可支持1.8V MAC设计接口，以用于对数据接口的高速且高效的通信。
[0022]本技术的Z7 FPGA芯片与SFP高速光通信接口1和SFP高速光通信接口2相连，可实现对数据的高速光通信。
[0023]本技术的Z7 FPGA芯片与MAX3490EESA 4路RS422接口芯片相连，以提供数字板卡更多的串行接口。
附图说明
[0024]图1为高速数字板卡拓扑结构的电路图。
[0025]图2为高速数字板卡拓扑结构的时钟电路图。
[0026]图3为高速数字板卡电源电路图。
具体实施方式
[0027]下面对本技术的具体实施方式进行描述，以便于本
的技术人员理解本技术，但应该清楚，本技术不限于具体实施方式的范围，对本
的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本技术的精神和范围内，这些变化是显而易见的，一切利用本技术构思的技术创造均在保护之列。
[0028]根据本申请的一个实施例，参考图1，本方案的高速数字板卡拓扑结构，包括K7
‑
1 FPGA芯片、K7
‑
2 FPGA芯片和Z7 FPGA芯片；Z7 FPGA芯片分别与K7
‑
1 FPGA芯片和K7
‑
2 FPGA芯片相连；K7
‑
1 FPGA芯片和K7
‑
2 FPGA芯片电性连接。
[0029]K7
‑
1 FPGA芯片与FMC0接口连接，K7
‑
2 FPGA芯片与FMC1接口连接；Z7 FPGA芯片分别与千兆以太网PHY1、千兆以太网PHY2相连、SFP高速光通信接口1、SFP高速光通信接口2和MAX3490EESA 4路RS422接口芯片电性连接。
[0030]具体的，K7
‑
1 FPGA芯片和K7
‑
2 FPGA芯片均为XC7K325T
‑
2FFG900I PL芯片，其逻辑资源丰富，数据处理运算能力极强。
[0031]Z7 FPGA芯片为XC7Z100
‑...

【技术保护点】

【技术特征摘要】
1.一种高速数字板卡拓扑结构，其特征在于：包括K7
‑
1 FPGA芯片、K7
‑
2 FPGA芯片和Z7 FPGA芯片；所述Z7 FPGA芯片分别与K7
‑
1 FPGA芯片和K7
‑
2 FPGA芯片相连；所述K7
‑
1 FPGA芯片和K7
‑
2 FPGA芯片电性连接；所述K7
‑
1 FPGA芯片与FMC0接口连接，K7
‑
2 FPGA芯片与FMC1接口连接；所述Z7 FPGA芯片分别与千兆以太网PHY1、千兆以太网PHY2相连、SFP高速光通信接口1、SFP高速光通信接口2和MAX3490EESA 4路RS422接口芯片电性连接。2.根据权利要求1所述的高速数字板卡拓扑结构，其特征在于：所述K7
‑
1 FPGA芯片和K7
‑
2 FPGA芯片均为XC7K325T
‑
2FFG900I PL芯片；所述Z7 FPGA芯片为XC7Z100
‑
2FFG900I PL芯片所述FMC0接口和FMC1接口为ASP
‑
134486
‑
01 FMC高速接口连接器；所述千兆以太网PHY1和千兆以太网PHY2...

【专利技术属性】
技术研发人员：盖武，
申请(专利权)人：成都瑞耐博科技有限公司，
类型：新型
国别省市：