本申请公开了一种加速器的处理方法和装置、存储介质及处理器。该方法包括：将第一个任务描述符的地址信息写入第一个待触发的加速器对应的队列中；依据第一个任务描述符的地址信息，DMA模块获取第一个待触发的加速器对应的任务描述符，并将任务描述符传输至主控模块；主控模块对任务描述符进行解析，得到任务描述符包含的触发信息，输入信息，输出信息和配置信息；依据输入信息，输出信息和配置信息，计算模块执行计算任务；当计算模块成功完成计算任务后，DMA模块将触发信息发送至下一个待触发的加速器对应的队列，以实现下一个加速器的触发。通过本申请，解决了相关技术中任务执行效率较低的问题。行效率较低的问题。行效率较低的问题。
【技术实现步骤摘要】
加速器的处理方法和装置、存储介质及处理器
[0001]本申请涉及计算机
，具体而言，涉及一种加速器的处理方法和装置、存储介质及处理器。
技术介绍
[0002]随着集成电路设计的发展，高性能、低延时成为芯片设计关注的要点。在规模越来越大的系统级芯片中，复杂的功能需求使得CPU的指令处理变得频繁且复杂。而一个系统级芯片中会涉及到CPU与多个加速器进行通信；在传统的Socket通信中，整个系统级的任务将被分割成多个子任务；CPU需要按照每个子任务的执行时间，间断地给不同加速器发送指令；CPU在得到上一个子任务完成的信号后，才会执行发送下一个子任务的指令。那么加速器会与CPU进行频繁的交互，这将在整个系统级任务的执行过程中引入计算延时和传输延时。因此，采用传统的Socket通信方法会导致任务执行效率较低的问题。
[0003]针对相关技术中在执行任务时CPU会与多个加速器进行频繁的交互，将在整个任务执行过程中引入计算延时和传输延时，导致任务执行效率较低的问题，目前尚未提出有效的解决方案。
技术实现思路
[0004]本申请的主要目的在于提供一种加速器的处理方法和装置、存储介质及处理器，以解决相关技术中在执行任务时CPU会与多个加速器进行频繁的交互，将在整个任务执行过程中引入计算延时和传输延时，导致任务执行效率较低的问题。
[0005]为了实现上述目的，根据本申请的一个方面，提供了一种加速器的处理方法。所述加速器包括主控模块，直接存储器访问DMA模块，寄存器模块和计算模块。该方法包括：将第一个任务描述符的地址信息写入第一个待触发的加速器对应的队列中，其中，所述任务描述符为包含系统任务的数据包；依据所述第一个任务描述符的地址信息，所述DMA模块获取所述第一个待触发的加速器对应的任务描述符，并将所述任务描述符传输至所述主控模块；所述主控模块对所述任务描述符进行解析，得到所述任务描述符包含的触发信息，输入信息，输出信息和配置信息；依据所述输入信息，所述输出信息和所述配置信息，所述计算模块执行计算任务；当所述计算模块成功完成所述计算任务后，所述DMA模块将所述触发信息发送至下一个待触发的加速器对应的队列，以实现下一个加速器的触发。
[0006]进一步地，在将第一个任务描述符的地址信息写入第一个待触发的加速器对应的队列中之前，所述方法还包括：将一个系统级任务分割为多个子任务；将每一个所述子任务转换为对应的任务描述符，并为每一个任务描述符配置地址信息；为每一个加速器配置一个外部的队列，并将所述队列的地址信息写入加速器中的寄存器模块，其中，所述队列用于存放任务描述符的地址信息。
[0007]进一步地，所述任务描述符至少包括：触发信息，输入信息，输出信息和配置信息，其中，所述触发信息包括待触发的加速器所对应的队列的地址信息和下一个任务描述符的
地址信息；所述配置信息为所述计算模块需要的数据信息。
[0008]进一步地，依据所述第一个任务描述符的地址信息，所述DMA模块获取所述第一个待触发的加速器对应的任务描述符，包括：依据所述寄存器模块中的队列的地址信息，所述DMA模块按照预设时间周期读取对应的队列，得到所述任务描述符的地址信息；依据所述任务描述符的地址信息，所述DMA模块读取对应的任务描述符。
[0009]进一步地，在依据所述输入信息，所述输出信息和所述配置信息，所述计算模块执行计算任务之前，所述方法还包括：所述主控模块通过通道一将所述配置信息传输至所述计算模块。
[0010]进一步地，在依据所述输入信息，所述输出信息和所述配置信息，所述计算模块执行计算任务之后，所述方法还包括：所述计算模块将所述计算任务的执行结果通过通道二反馈至所述主控模块，其中，所述执行结果为以下之一：任务执行成功、任务执行失败；若所述主控模块接收到任务执行成功，则控制所述DMA模块将所述触发信息发送至下一个待触发的加速器对应的队列，以实现下一个加速器的触发。
[0011]进一步地，所述方法还包括：若所述主控模块接收到任务执行失败或者所述主控模块确定所有任务已成功执行，则所述主控模块向CPU发送中断信号；依据所述中断信号，所述CPU进行复位处理。
[0012]进一步地，在依据所述输入信息，所述输出信息和所述配置信息，所述计算模块执行计算任务之后，所述方法还包括：若所述计算模块成功执行所述计算任务，得到处理后的数据信息；所述计算模块将所述处理后的数据信息通过读写队列传输至所述DMA模块进行存储。
[0013]为了实现上述目的，根据本申请的另一方面，提供了一种加速器的处理装置。该装置包括：写入单元，用于将第一个任务描述符的地址信息写入第一个待触发的加速器对应的队列中，其中，所述任务描述符为包含系统任务的数据包；获取单元，用于依据所述第一个任务描述符的地址信息，所述DMA模块获取所述第一个待触发的加速器对应的任务描述符，并将所述任务描述符传输至所述主控模块；解析单元，用于所述主控模块对所述任务描述符进行解析，得到所述任务描述符包含的触发信息，输入信息，输出信息和配置信息；执行单元，用于依据所述输入信息，所述输出信息和所述配置信息，所述计算模块执行计算任务；第一发送单元，用于当所述计算模块成功完成所述计算任务后，所述DMA模块将所述触发信息发送至下一个待触发的加速器对应的队列，以实现下一个加速器的触发。
[0014]进一步地，所述装置还包括：分割单元，用于在将第一个任务描述符的地址信息写入第一个待触发的加速器对应的队列中之前，将一个系统级任务分割为多个子任务；转换单元，用于将每一个所述子任务转换为对应的任务描述符，并为每一个任务描述符配置地址信息；配置单元，用于为每一个加速器配置一个外部的队列，并将所述队列的地址信息写入加速器中的寄存器模块，其中，所述队列用于存放任务描述符的地址信息。
[0015]进一步地，所述任务描述符至少包括：触发信息，输入信息，输出信息和配置信息，其中，所述触发信息包括待触发的加速器所对应的队列的地址信息和下一个任务描述符的地址信息；所述配置信息为所述计算模块需要的数据信息。
[0016]进一步地，所述获取单元包括：第一读取子单元，用于依据所述寄存器模块中的队列的地址信息，所述DMA模块按照预设时间周期读取对应的队列，得到所述任务描述符的地
址信息；第二读取子单元，用于依据所述任务描述符的地址信息，所述DMA模块读取对应的任务描述符。
[0017]进一步地，所述装置还包括：第一传输单元，用于在依据所述输入信息，所述输出信息和所述配置信息，所述计算模块执行计算任务之前，所述主控模块通过通道一将所述配置信息传输至所述计算模块。
[0018]进一步地，所述装置还包括：反馈单元，用于在依据所述输入信息，所述输出信息和所述配置信息，所述计算模块执行计算任务之后，所述计算模块将所述计算任务的执行结果通过通道二反馈至所述主控模块，其中，所述执行结果为以下之一：任务执行成功、任务执行失败；控制单元，用于若所述主控模块接收到任务执行成功，则控制所述DM本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种加速器的处理方法，其特征在于，所述加速器包括主控模块，直接存储器访问DMA模块，寄存器模块和计算模块，包括：将第一个任务描述符的地址信息写入第一个待触发的加速器对应的队列中，其中，所述任务描述符为包含系统任务的数据包；依据所述第一个任务描述符的地址信息，所述DMA模块获取所述第一个待触发的加速器对应的任务描述符，并将所述任务描述符传输至所述主控模块；所述主控模块对所述任务描述符进行解析，得到所述任务描述符包含的触发信息，输入信息，输出信息和配置信息；依据所述输入信息，所述输出信息和所述配置信息，所述计算模块执行计算任务；当所述计算模块成功完成所述计算任务后，所述DMA模块将所述触发信息发送至下一个待触发的加速器对应的队列，以实现下一个加速器的触发。2.根据权利要求1所述的方法，其特征在于，在将第一个任务描述符的地址信息写入第一个待触发的加速器对应的队列中之前，所述方法还包括：将一个系统级任务分割为多个子任务；将每一个所述子任务转换为对应的任务描述符，并为每一个任务描述符配置地址信息；为每一个加速器配置一个外部的队列，并将所述队列的地址信息写入加速器中的寄存器模块，其中，所述队列用于存放任务描述符的地址信息。3.根据权利要求2所述的方法，其特征在于，所述任务描述符至少包括：触发信息，输入信息，输出信息和配置信息，其中，所述触发信息包括待触发的加速器所对应的队列的地址信息和下一个任务描述符的地址信息；所述配置信息为所述计算模块需要的数据信息。4.根据权利要求3所述的方法，其特征在于，依据所述第一个任务描述符的地址信息，所述DMA模块获取所述第一个待触发的加速器对应的任务描述符，包括：依据所述寄存器模块中的队列的地址信息，所述DMA模块按照预设时间周期读取对应的队列，得到所述任务描述符的地址信息；依据所述任务描述符的地址信息，所述DMA模块读取对应的任务描述符。5.根据权利要求1所述的方法，其特征在于，在依据所述输入信息，所述输出信息和所述配置信息，所述计算模块执行计算任务之前，所述方法还包括：所述主控模块通过通道一将所述配置信息传输至所述计算模块。6.根据权利要求1所述的方法，其特征在于，在依据所述输入信...
【专利技术属性】
技术研发人员：王紫荆，沈钲，蒋颖波，
申请(专利权)人：比科奇微电子杭州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。