一种抗辐照存储单元制造技术

本发明专利技术公开了一种抗辐照存储单元，其由10个一类MOS晶体管、8个二类MOS晶体管和4个存储节点构成，10个一类MOS晶体管依次定义为P1～P10，8个二类MOS晶体管依次定义为N1～N8，4个存储节点依次为第一存储节点Q、第二存储节点QB、第一冗余节点S0及第二冗余节点S1。本发明专利技术的抗辐照存储单元的第一冗余节点S0和第二冗余节点S1均只由PMOS晶体管包围，在不同存储状态下，总有1个节点处于极性加固状态，可以有效避免发生数据翻转；同时节点数据的稳定保证了剩余节点可以在发生翻转后通过电路反馈恢复至初始状态，从而使得电路抗SEU的能力得到了提高。提高。提高。

【技术实现步骤摘要】
一种抗辐照存储单元


[0001]本专利技术涉及集成电路设计
，尤其涉及一种抗辐照存储单元。

技术介绍

[0002]处于宇宙中的航天器面临的辐射环境越来越复杂，因此对集成电路可靠性的需求不断增加，芯片上晶体管的密集度也随器件工艺的进步而增加。功能与性能大幅度提升的同时，随之而来的是对SRAM(Static Random
‑
Access Memory，静态随机存储器)存储单元需求量的增多。在宇宙环境中，对于航天器上电子器件影响最大的是单粒子效应(Single event effect，SEE)，单粒子翻转(Single Event Upset，SEU)和单粒子瞬态(Single event transient，SET)是单粒子效应中最常见的两种表现类型，主要发生于存储器件和逻辑电路中。对于存储模块，如存储单元或触发器，粒子撞击可能会导致单个节点的状态变化。这种数据翻转并不是永久性的，下一个周期的数据写入就可以覆盖错误的数据，因此也被称为软错误，但是对于一个系统来说，软错误足够导致系统功能性错乱，导致故障发生。
[0003]因而，为满足航天器等对集成电路抗辐射的需求，解决SRAM单元的SEU的影响，提高存储单元抗SEU的能力是十分有必要的。
[0004]现有技术中也有一些解决这一问题的技术方案，但存在抗SEU的效果不佳，不能完全抵抗SEU，临界电荷数值小(临界电荷数值大小是衡量抗辐射性能的指标，数值越大，抗辐射性能越好)、噪声容限差等问题。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术公开了一种抗辐照存储单元，包括：
[0006]10个一类MOS晶体管、8个二类MOS晶体管和4个存储节点，10个所述一类MOS晶体管依次定义为P1～P10，8个所述二类MOS晶体管依次定义为N1～N8，4个所述存储节点依次为第一存储节点Q、第二存储节点QB、第一冗余节点S0及第二冗余节点S1，其中：
[0007]一类MOS晶体管P1的源极、P2的源极、P3的源极、P4的源极、P5的源极、P6的源极与电源VDD电连接，一类MOS晶体管P1的栅极、P4的栅极与二类MOS晶体管N3的栅极电连接，一类MOS晶体管P1的漏极、P7的源极、P9的漏极连接至所述第二冗余节点S1，所述第二存储节点S1通过一类MOS管P9连接至第一位线BLB；
[0008]一类MOS晶体管P2的栅极、P3的栅极与二类MOS晶体管N4的栅极电连接，一类MOS晶体管P2的漏极、P8的源极、P10的漏极电连接至第一冗余节点S0，所述第一冗余节点S0通过PMOS管P10连接至第二位线BL；
[0009]一类MOS晶体管P3的漏极、P6的栅极、P8的栅极与二类MOS晶体管N2的漏极、N4的漏极、N7的漏极、N1的栅极、N6的栅极电连接至所述第二存储节点QB，所述第二存储节点QB通过二类管N7连接至第二位线BL；
[0010]一类MOS晶体管P4的漏极、P5的栅极、P7的栅极与二类MOS晶体管N1的漏极、N3的漏极、N8的漏极、N2的栅极、N5的栅极电连接至所述第一存储节点Q，所述第一存储节点Q通过
二类MOS晶体管N8连接至第一位线BLB；
[0011]一类MOS晶体管P5的漏极与二类MOS晶体管N5的漏极电连接；
[0012]一类MOS晶体管P6的漏极与二类MOS晶体管N6的漏极电连接；
[0013]一类MOS晶体管P7的漏极与二类MOS晶体管N3的源极电连接；
[0014]一类MOS晶体管P8的漏极二类MOS晶体管N4的源极电连接；
[0015]二类MOS晶体管N1的源极、N2的源极、N5的源极以及N6的源极接地。
[0016]二类MOS晶体管N7的源极、一类MOS晶体管P10的源极与第二位线BL电连接，二类MOS晶体管N8源极、一类MOS晶体管P9的源极与第一位线BLB电连接；
[0017]二类MOS晶体管N7的栅极、二类MOS晶体管N8的栅极与第一字线WL电连接，一类MOS晶体管P9的栅极、一类MOS晶体管P10的栅极与第二字线WWL电连接；
[0018]在一可选实施例中，所述一类MOS晶体管P1、一类MOS晶体管P2、二类MOS晶体管N3以及二类MOS晶体管N4组成耦合的锁存器。
[0019]在一可选实施例中，其特征在于，在数据保持阶段，所述第二位线BL和第一位线BLB都预充到高电平，所述第一字线WL为低电平，所述第二字线WWL为高电平。
[0020]在一可选实施例中，其特征在于，在写入数据阶段，所述字线WL为高电平，所述第二字线WWL为低电平。
[0021]在一可选实施例中，在数据读取阶段，所述第二位线BL和所述第一位线BLB都预充到高电平，所述第一字线WL为高电平，所述第二字线WWL为低电平。
[0022]在一可选实施例中，所述一类MOS晶体管P9、一类MOS晶体管P10、二类MOS晶体管N7及二类MOS晶体管N8为传输晶体管。
[0023]在一可选实施例中，所述一类MOS晶体管、二类MOS管的栅长为60
‑
80nm,所述一类MOS晶体管、二类MOS管的栅宽为120
‑
140nm。
[0024]在一可选实施例中，所述一类MOS晶体管、二类MOS管的栅长为65
‑
70nm,所述一类MOS晶体管、二类MOS管的栅宽为125
‑
130nm。
[0025]在一可选实施例中，所述一类MOS管为PMOS管。
[0026]在一可选实施例中，所述二类MOS管为NMOS管。
[0027]本专利技术的有益效果：
[0028]本专利技术的抗辐照存储单元，当只考虑电路结构对抗辐照性能的提升时，如果电路的存储节点受到粒子轰击，由于第一冗余节点S0和第二冗余节点S1均由PMOS晶体管包围，根据极性加固原理，空间粒子轰击敏感节点PMOS管，在节点仅产生“0—>1”的电压脉冲，而脉冲由于栅电容的存在不会影响其他晶体管的状态，使得在不同存储状态下，总有1个节点处于极性加固状态，可以有效避免发生翻转，同时节点数据的稳定保证了剩余节点可以在发生翻转后通过电路反馈恢复至初始状态，从而使得电路抗SEU的能力得到了提高。此外，本专利技术的抗辐照存储单元还具有能完全抵抗SEU，临界电荷数值大、噪声容限好等优点。
附图说明
[0029]图1为本专利技术的实施例中提供的抗辐照存储单元的结构示意图。
[0030]图2为本专利技术实施例提供的抗辐照存储单元的时序波形图。
[0031]图3为本专利技术实施例所提供的抗辐照存储单元在实现基本功能的基础上加入双指
数电流源脉冲注入模拟SEU发生的时序波形图。
[0032]图4为现有技术中RHBD
‑
14T电路的结构示意图。
[0033]图5为现有技术中SEA
‑
14T电路的结构示意图。
[0034]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗辐照存储单元，其特征在于，包括：10个一类MOS晶体管、8个二类MOS晶体管和4个存储节点，10个所述一类MOS晶体管依次定义为P1～P10，8个所述二类MOS晶体管依次定义为N1～N8，4个所述存储节点依次为第一存储节点Q、第二存储节点QB、第一冗余节点S0及第二冗余节点S1，其中：一类MOS晶体管P1的源极、P2的源极、P3的源极、P4的源极、P5的源极、P6的源极与电源VDD电连接，一类MOS晶体管P1的栅极、P4的栅极与二类MOS晶体管N3的栅极电连接，一类MOS晶体管P1的漏极、P7的源极、P9的漏极连接至所述第二冗余节点S1，所述第二存储节点S1通过一类MOS管P9连接至第一位线BLB；一类MOS晶体管P2的栅极、P3的栅极与二类MOS晶体管N4的栅极电连接，一类MOS晶体管P2的漏极、P8的源极、P10的漏极电连接至第一冗余节点S0，所述第一冗余节点S0通过PMOS管P10连接至第二位线BL；一类MOS晶体管P3的漏极、P6的栅极、P8的栅极与二类MOS晶体管N2的漏极、N4的漏极、N7的漏极、N1的栅极、N6的栅极电连接至所述第二存储节点QB，所述第二存储节点QB通过二类管N7连接至第二位线BL；一类MOS晶体管P4的漏极、P5的栅极、P7的栅极与二类MOS晶体管N1的漏极、N3的漏极、N8的漏极、N2的栅极、N5的栅极电连接至所述第一存储节点Q，所述第一存储节点Q通过二类MOS晶体管N8连接至第一位线BLB；一类MOS晶体管P5的漏极与二类MOS晶体管N5的漏极电连接；一类MOS晶体管P6的漏极与二类MOS晶体管N6的漏极电连接；一类MOS晶体管P7的漏极与二类MOS晶体管N3的源极电连接；一类MOS晶体管P8的漏极二类MOS晶体管N4的源极电连接；二类MOS晶体管N1的源极、N2的源极、N5的源极以及N6的源极接地；二类MOS晶体管N7的源极、一类MOS晶体管P10的源极与第二位线BL电连接，二...

【专利技术属性】
技术研发人员：柏娜，陈子涵，许耀华，王翊，吕纪明，周月亮，
申请(专利权)人：安徽大学，
类型：发明
国别省市：