一种HDMITX控制器的FPGA原型验证方法及验证装置制造方法及图纸

本发明专利技术公开了一种HDMI TX控制器的FPGA原型验证方法及验证装置，针对传统的EDA仿真验证速度慢、验证不全面的缺点，通过利用FPGA芯片上的Serdes IP代替HDMI TX PHY，并提供一个用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块来实现HDMI TX控制器的FPGA原型验证。本发明专利技术的有益效果是，可以提高验证的效率和全面性。高验证的效率和全面性。高验证的效率和全面性。

【技术实现步骤摘要】
Transceivers时，所述转换模块采用FIFO实现HDMI TX控制器与Serdes IP之间的发送数据信号位宽匹配工作。
[0013]本专利技术的第二方面，提供了一种HDMI TX控制器的FPGA原型验证装置，所述装置包括HDMI TX控制器、FPGA芯片上的Serdes IP以及用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块。
[0014]本专利技术的进一步技术方案是：所述HDMI TX控制器对接所述转换模块的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号；所述Serdes IP对接所述转换模块的接口有复位信号、时钟信号和发送数据信号。
[0015]本专利技术提供的一种HDMI TX控制器的FPGA原型验证方法及验证装置，针对传统的EDA仿真具有验证速度慢、验证不全面的缺点，通过利用FPGA芯片上的Serdes IP代替HDMI TX PHY，并提供一个用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块来实现HDMI TX控制器的FPGA原型验证。本专利技术的有益效果是：可以提高验证的效率和全面性。
附图说明
[0016]图1是本专利技术实施例中原始HDMI TX模块结构示意图；
[0017]图2是本专利技术实施例中HDMI TX控制器的FPGA原型验证方法示意图；
[0018]图3是本专利技术实施例中HDMI TX控制器的FPGA原型验证方法中转换模块实现方法示意图；
[0019]图4是本专利技术实施例中实现HDMI TX控制器的FPGA原型验证方法的验证平台结构示意图；
[0020]图5是本专利技术实施例中实现HDMI TX控制器的FPGA原型验证方法的FPGA芯片结构示意图。
具体实施方式
[0021]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅出示了与本专利技术相关的部分而非全部结构。
[0022]本专利技术实施例针对一种HDMI TX控制器的FPGA原型验证方法及验证装置，提供了如下实施例：
[0023]基于本专利技术的实施例1
[0024]本专利技术实施例1针对一种HDMI TX控制器的FPGA原型验证方法，所述HDMI TX控制器在原始HDMI TX模块中，如图1所示，原始HDMI TX模块由HDMI TX控制器和HDMI TX PHY组成，原始HDMI TX模块通过显示数据通道获取显示器的物理数据，原始HDMI TX模块的输入信号包含视频信号、音频信号、控制信号以及热插拔信号；原始HDMI TX模块的输出信号包含TMDS数据通道0、TMDS数据通道1、TMDS数据通道2和TMDS时钟通道共4对差分信号；HDMI TX控制器和HDMI TX PHY之间的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号。
[0025]针对上述HDMI TX控制器的FPGA原型验证方法，如图2所示，利用FPGA芯片上的
Serdes IP代替HDMI TX PHY，并提供一个用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块。
[0026]参见图2所示，所述HDMI TX控制器对接所述转换模块的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号；所述Serdes IP对接所述转换模块的接口有复位信号、时钟信号和发送数据信号。
[0027]参见图2
‑
图3所示，所述转换模块将外部输入的热插拔信号直接输出给所述HDMI TX控制器。
[0028]参见图2
‑
图3所示，所述HDMI TX控制器输出复位信号经所述转换模块接口信号匹配后控制所述Serdes IP复位，所述Serdes IP复位完成后输出复位完成信号经所述转换模块接口信号匹配后给所述HDMI TX控制器。
[0029]参见图2
‑
图3所示，当所述HDMI TX控制器输出Rx检测使能信号时，Serdes IP并没有Rx检测功能，所述转换模块收到所述HDMI TX控制器输出的Rx检测使能信号后直接把Rx检测信号置1输出给所述HDMI TX控制器。
[0030]所述系统时钟信号包括像素时钟、TMDS时钟和像素重复时钟，每个像素的颜色深度为24位、30位、36位或48位中的任意一个。
[0031]参见图2
‑
图3所示，系统时钟信号包含像素时钟、TMDS时钟和像素重复时钟，视频数据的大小可以是24、30、36或48位。默认24位颜色深度的视频以等于像素时钟速率的TMDS时钟速率运行。使用相应的更高的TMDS时钟速率可以承载更高的颜色深度。可以使用像素重复方案来传输TMDS速率低于25MHz的视频格式(例如，480i/NTSC的13.5MHz)。
[0032]参见图3所示，所述像素时钟、所述TMDS时钟和所述像素重复时钟之间的关系为：所述像素重复时钟等于所述像素时钟乘以像素重复数；TMDS时钟等于像素颜色深度除以24后再乘以所述像素重复时钟。
[0033]参见图3所示，当所述Serdes IP为UltraScale FPGAs Transceivers时，所述转换模块采用FIFO实现HDMI TX控制器与Serdes IP之间的发送数据信号位宽匹配工作。
[0034]具体实施例中Serdes IP以UltraScale FPGAs Transceivers为例，一路并行数据最低是两个字节20bit，而HDMI TX控制器一个通道的并行数据是10bit，所以转换模块需要完成HDMI TX控制器与Serdes IP之间的发送数据信号位宽匹配工作，转换模块采用FIFO实现发送数据信号位宽匹配。ODDRE1和OBUFDS是UltraScale FPGA的原语，实现TMDS时钟差分信号输出。
[0035]基于本实施例的HDMI TX控制器的FPGA原型验证方法，搭建了一个HDMI TX控制器的FPGA原型验证平台来现实该方法，如图4所示，包括FPGA芯片、UART单元、线缆驱动器、HDMI插座和电源单元，所述FPGA芯片与所述UART单元双向接口连接，所述FPGA芯片与所述线缆驱动器接口连接，所述线缆驱动器与所述HDMI插座接口连接，所述电源单元分别为所述FPGA芯片、所述UART单元、所述线缆驱动器供电。
[0036]参考图5，所述FPGA芯片包括控制模块、测试图生成模块、测试音频生成模块和HDMI TX模块，所述控制模块分别与所述UART单元、所述HDMI TX模块双向连接，所述控制模块的输出I2C与所述线缆驱动器(图示未显示)连接，所述控制模块与所述测试图生成模块连接，所述HDMI TX模块分别与所述测试图生成模块、测试音频生成模块接口连接，所述HDMI TX模块输出与所述线缆驱动器(图示未显示)相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种HDMI TX控制器的FPGA原型验证方法，其特征在于，所述方法包括：利用FPGA芯片上的Serdes IP代替HDMI TX PHY，并提供一个用于完成HDMI TX控制器和Serdes IP之间接口信号匹配工作的转换模块。2.根据权利要求1所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，所述HDMI TX控制器对接所述转换模块的接口包含复位信号、系统时钟信号、控制信号、发送数据信号、热插拔检测信号和Rx检测信号；所述Serdes IP对接所述转换模块的接口有复位信号、时钟信号和发送数据信号。3.根据权利要求2所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，所述转换模块将外部输入的热插拔信号直接输出给所述HDMI TX控制器。4.根据权利要求2所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，所述HDMI TX控制器输出复位信号经所述转换模块接口信号匹配后控制所述Serdes IP复位，所述Serdes IP复位完成后输出复位完成信号经所述转换模块接口信号匹配后给所述HDMI TX控制器。5.根据权利要求2所述的一种HDMI TX控制器的FPGA原型验证方法，其特征在于，当所述HDMI TX控制器输出Rx检测使能信号时，所述转换模块收到所述HDMI TX控制器输出的Rx检测使能信号后直接把Rx检测信号置1输出给所述HDMI TX控制器。6.根据权利要求2所...

【专利技术属性】
技术研发人员：罗远彦，
申请(专利权)人：深圳中微电科技有限公司，
类型：发明
国别省市：