一种基于层叠设计优化电源分配网络阻抗的PCB结构制造技术

本实用新型专利技术涉及一种基于层叠设计优化电源分配网络阻抗的PCB结构，包括多层电路板，所述多层电路板的顶层设有BGA芯片，所述多层电路板的底层设有去耦电容，所述顶层与所述多层电路板的中间位置之间设有第一电源

【技术实现步骤摘要】
一种基于层叠设计优化电源分配网络阻抗的PCB结构


[0001]本技术涉及电路板设计领域，具体的说，是涉及一种基于层叠设计优化电源分配网络阻抗的PCB结构。

技术介绍

[0002]随着BGA封装的数字芯片集成度和时钟频率的增加，电源分配网络（Power Delivery Network，PDN）中产生的电源噪声对电路性能的影响日益显现；电源分配网络由电源、地走线、平面以及去耦电容等构成，因此现有的电源分配网络阻抗的优化方法是通过对去耦电容的数量、容值进行反复仿真、调整迭代，最终得到电源分配网络阻抗小于目标阻抗的配置方案，该方法的工作量大且效率不高。
[0003]上述方法的原理是基于目标阻抗法,目标阻抗定义为系统容忍的最大噪声电压（
△
Vmax）与最大瞬态电流（
△
Imax）的比值，目标阻抗用下式表示：Ztarget=
△
Vmax/
△
Imax。在关心的频段内控制电源分配网络阻抗小于目标阻抗，即可使ΔVmax满足电源噪声要求。
[0004]可是为兼顾芯片低功耗的需求，BGA芯片电源呈现电压越来越低、电流越来越大的趋势，势必造成目标阻抗减小，这对于采用控制电源分配网络阻抗小于目标阻抗的优化方式带来了困难，上述传统方法已经难以达标，且工作量进一步增加。
[0005]另一方面，在实际工作中发现：目前常规的层叠设计通常将电源平面分配至中间的层面，无论对于BGA芯片还是去耦电容，电源的回流路径均偏大，导致回路电感较大，进而导致PDN阻抗较大，因此通过合理的层叠设计以降低电源分配网络阻抗，使其满足小于目标阻抗的要求，成为了可行的突破口。

技术实现思路

[0006]为了解决现有BGA芯片发展趋势下，电路板在BGA芯片一侧，电源分配网络阻抗不满足小于目标阻抗的问题，本技术提供一种基于层叠设计优化电源分配网络阻抗的PCB结构。
[0007]本技术技术方案如下所述：
[0008]一种基于层叠设计优化电源分配网络阻抗的PCB结构，包括多层电路板，所述多层电路板的顶层设有BGA芯片，所述多层电路板的底层设有去耦电容，所述顶层与所述多层电路板的中间位置之间设有第一电源
‑
地平面对，所述第一电源
‑
地平面对与所述顶层之间的间距小于所述第一电源
‑
地平面对与所述中间位置之间的间距。
[0009]根据上述方案的本技术，其特征在于，所述第一电源
‑
地平面对包括第一电源平面和第一地平面，所述第一电源平面和所述第一地平面均与所述BGA芯片连接。
[0010]进一步的，所述第一电源平面和所述第一地平面相邻。
[0011]优选的，所述第一电源平面和所述第一地平面的间距为4mil。
[0012]进一步的，所述第一地平面与所述顶层相邻。
[0013]根据上述方案的本技术，其特征在于，所述底层与所述多层电路板的中间位置之间设有第二电源
‑
地平面对，所述第二电源
‑
地平面对与所述底层之间的间距小于所述第二电源
‑
地平面对与所述中间位置之间的间距。
[0014]进一步的，所述第二电源
‑
地平面对包括第二电源平面和第二地平面，所述第二电源平面和所述第二地平面均与所述去耦电容连接。
[0015]更进一步的，所述第二电源平面和所述第二地平面相邻。
[0016]更进一步的，所述第二地平面与所述底层相邻。
[0017]根据上述方案的本技术，其有益效果在于：
[0018]本技术将位于中间位置的“第一电源
‑
地平面对”分配至靠近顶层，能够缩短BGA芯片的电源回流路径，从而降低了BGA芯片的回路电感，进而减小了电源分配网络阻抗，使其满足小于目标阻抗的要求；
[0019]同理，本技术将位于中间位置的“第二电源
‑
地平面对”分配至靠近底层，缩短去耦电容的电源回流路径，进一步减小了电源分配网络阻抗，优化后的PDN阻抗满足条件的频段更宽，比传统设计方法增加了2MHz的频段，提升了20%的系统裕量。
附图说明
[0020]图1为本技术一优选实施例的结构示意图；
[0021]图2为本技术一优选实施例的信号仿真图；
[0022]图3为现有技术的信号仿真图。
[0023]在图中，1、顶层；10、BGA芯片；2、底层；20、去耦电容；3、第一电源平面；4、第一地平面；5、第二电源平面；6、第二地平面。
具体实施方式
[0024]为了更好地理解本技术的目的、技术方案以及技术效果，以下结合附图和实施例对本技术进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本技术，并不用于限定本技术。
[0025]需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
[0026]术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。
[0027]实施例一
[0028]如图1所示，一种基于层叠设计优化电源分配网络阻抗的PCB结构，包括多层电路板，多层电路板的顶层1设有BGA芯片10，多层电路板的底层2设有去耦电容20，顶层1与多层电路板的中间位置之间设有第一电源
‑
地平面对，第一电源
‑
地平面对与顶层1之间的间距小于第一电源
‑
地平面对与中间位置之间的间距。可见，本方案不同于现有将电源平面设置在中间层面的结构，本方案将第一电源
‑
地平面对分配至靠近顶层1，能够缩短BGA芯片10的电源回流路径，从而降低了BGA芯片10的回路电感，进而减小了电源分配网络阻抗，使其小于目标阻抗。
[0029]在本实施例中，“第一电源
‑
地平面对”包括第一电源平面3和第一地平面4，第一电源平面3和第一地平面4均与BGA芯片10连接，可见，第一电源平面3、第一地平面4与BGA芯片10一起构成一个回路，本方案中不改变第一电源平面3与其对应的第一地平面4之间的距离，第一电源平面3和对应的第一地平面4配套作为一组“电源
‑
地平面对”，同时分配至靠近电路板的顶层1处。
[0030]在一个可选实施例中，第一电源平面3和第一地平面4相邻，该结构相对于第一电源平面3与第一地平面4之间设有其他信号层的结构，具有更小的回流路径，PDN阻抗更小。在一个具体实施例中，第一电源平面3和第一地平面4的间距为4mil，即第一电源平面3和第一地平面4之间的绝缘层厚度为4mil。
[0031]在一个可选实施例中，第一地平面4与顶层1相邻，相对于第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于层叠设计优化电源分配网络阻抗的PCB结构，包括多层电路板，所述多层电路板的顶层设有BGA芯片，所述多层电路板的底层设有去耦电容，所述顶层与所述多层电路板的中间位置之间设有第一电源
‑
地平面对，其特征在于，所述第一电源
‑
地平面对与所述顶层之间的间距小于所述第一电源
‑
地平面对与所述中间位置之间的间距。2.根据权利要求1所述的一种基于层叠设计优化电源分配网络阻抗的PCB结构，其特征在于，所述第一电源
‑
地平面对包括第一电源平面和第一地平面，所述第一电源平面和所述第一地平面均与所述BGA芯片连接。3.根据权利要求2所述的一种基于层叠设计优化电源分配网络阻抗的PCB结构，其特征在于，所述第一电源平面和所述第一地平面相邻。4.根据权利要求3所述的一种基于层叠设计优化电源分配网络阻抗的PCB结构，其特征在于，所述第一电源平面和所述第一地平面的间距为4mil。5.根据权利要求2所...

【专利技术属性】
技术研发人员：姜杰，吴均，
申请(专利权)人：深圳市一博科技股份有限公司，
类型：新型
国别省市：