本发明专利技术题为“具有多存储处理核心的计算存储架构”。本发明专利技术公开了一种计算存储架构。存储器设备可结合分布式处理器和存储器。该设备可使用多个封装来布置，每个封装包括一个或多个管芯。在本公开的一个方面，第一管芯上的任何处理器可在该设备内内部地向第二管芯上的任何处理器传输数据和从该第二管芯上的任何处理器传输数据，而不必经过外部存储控制器。在本公开的另一方面，多封装处理架构允许在同一设备内的处理器之间进行封装内数据传输和通道间数据传输两者。在本公开的又一方面，一个或多个处理器可包括抢占式调度器电路，该抢占式调度器电路使得处理器能够中断正在进行的较低优先级传输并立即传输数据。较低优先级传输并立即传输数据。较低优先级传输并立即传输数据。
【技术实现步骤摘要】
具有多存储处理核心的计算存储架构
技术介绍
[0001]本公开总体涉及存储器和处理器操作，并且更具体地涉及实现直接管芯间和封装间通信的计算架构。
技术介绍
[0002][0003]近年来，现代商业化处理和固态存储器技术在主流电子应用中实现了前所未有的速度，制造商越来越多地将目光转向为多处理应用提供增加的管芯面积的存储器架构。期望的结果是克服当前处理器架构通常存在的缺点的多处理器系统，以实现具有新的精密度的计算密集型应用。
[0004]尽管出现了这种趋势和这些进步，但在常规架构中持续存在处理器到存储器瓶颈。例如，不同存储器管芯之间的处理器通信常常由外部控制器处理。因此，这些多处理设备由于控制器处的延迟而遭遇瓶颈。此外，由于通信由控制器控制，因此存储器/处理器架构不具有启动数据传输的能力。存储器架构的这些固有延迟给高级处理应用可实现的程度造成了实际限制。
技术实现思路
[0005]本文公开了存储器设备的一个方面。该存储器设备包括多个封装。每个封装包括多个具有处理器和存储器单元的管芯。这些管芯经由导体在封装内耦接在一起并且与其他封装耦接。这些封装中的一个封装中的第一管芯上的任何处理器被配置为将数据在该设备内内部地传输到任何这些封装中的第二管芯上的任何处理器。
[0006]设备的另一方面包括用于封装内和通道间处理器通信的架构。该设备包括基板上的多个封装。每个封装包括多个管芯。每个管芯具有处理器和存储器单元。这些管芯经由导体在封装内耦接在一起并且与其他封装耦接。这些封装中的一个封装中的第一管芯上的任何处理器被配置为将数据在该设备内内部地在该处理器和任何这些封装中的第二管芯上的另一处理器或存储器单元之间传输。
[0007]还公开了一种装置的另一方面。该装置包括布置在基板上的封装。该封装包括多个管芯。每个管芯具有处理器和输入/输出(I/O)接口，该I/O接口经由导体耦接到其他管芯并且被配置为连接到外部存储控制器。该I/O接口被配置为使得这些管芯中的一个管芯上的处理器能够执行向这些管芯中的另一个管芯上的另一个处理器的或来自该另一个管芯上的该另一个处理器的封装内数据传输，以及执行与该装置外部的处理器的通道间数据传输。
[0008]应当理解，根据以下具体实施方式，多处理器计算架构的其他方面对于本领域技术人员而言将变得显而易见，其中，通过图示的方式示出和描述装置和方法的各个方面。如将认识到的，这些方面可以其他和不同的形式实现，并且其若干细节能够在各种其他方面
进行修改。因此，附图和具体实施方式本质上被认为是例示性的而不是限制性的。
附图说明
[0009]现在将参考附图以举例的方式而非限制的方式在具体实施方式中呈现本专利技术的各个方面，其中：
[0010]图1是多处理器电路的框图，该多处理器电路包括由存储控制器连接在一起的存储器封装。
[0011]图2是使用内部总线执行封装内通信的分布式多处理器和存储器设备的框图。
[0012]图3是使用内部接口电路执行封装内通信的分布式多处理器和存储器设备的框图。
[0013]图4是使用内部接口电路执行封装内和通道间通信的分布式多处理器和存储器设备的框图。
[0014]图5是分布式存储器和处理器架构的框图。
[0015]图6是使用内部I/O接口执行封装内和通道间通信的分布式多处理器和存储器设备的框图。
[0016]图7是图6的电路的示例性部分的框图。
[0017]图8是描述封装内和通道间通信的流程图。
具体实施方式
[0018]下面结合附图阐述的具体实施方式旨在作为对本专利技术的各种示例性实施方案的描述，而并非旨在代表可以实践本专利技术的唯一实施方案。具体实施方式包括具体细节，其目的是提供对本专利技术的透彻理解。然而，对本领域的技术人员将显而易见的是，可在没有这些具体细节的情况下实践本专利技术。在一些情况下，熟知的结构和部件以框图的形式示出，以便避免使专利技术的概念晦涩难懂。首字母缩略词和其他描述性术语可仅为了方便和清楚起见而使用，并非旨在限制本专利技术的范围。
[0019]词语“示例性”或“示例”在本文中用于表示用作示例、实例或说明。本文中描述为“示例性”的任何示例性实施方案并非一定被解释为比其他示例性实施方案更优选或更具优势。同样，术语装置、方法或制品的“示例性实施方案”不要求本专利技术的所有示例性实施方案包括所述的部件、结构、特征、功能、工艺、优点、有益效果或操作模式。
[0020]本公开的原理可应用于许多现有技术的存储器架构，包括但不限于CMOS接合阵列(CBA)。晶片对晶片接合可允许如本文所述的三维存储器/处理器设备。例如，可将存储器单元放置在一个晶片上，CMOS阵列在另一个晶片上包括控制逻辑，然后可例如使用铜或另一合适的元件将晶片接合在一起。可将夹置管芯放置在单个封装中。在一些情况下，具有控制逻辑的管芯可具有剩余的管芯区域来用于其他应用。因此，在本公开的一个方面，CMOS管芯上与控制逻辑相邻的可用区域填充有多个处理器。在CBA的此示例中，一个管芯可包括存储器核心，而另一个接合的管芯可包括LDPC引擎、安全引擎、I/O接口和多个处理器。出于本公开的目的，“管芯”也可被视为包括CBA夹置管芯和类似的3D管芯阵列技术，以及常规的半导体管芯技术。
[0021]本公开的原理可由不同类型的存储器设备来实现。这些设备可结合多个处理器
(在本文中有时称为“多处理器”或“多重处理器”)和其他元件。它们的部件可使用电子硬件、计算机软件或它们的任何组合来实现。
[0022]举例来说，存储器设备的元件、部件或它们的任何组合可使用一个或多个处理器来实现。处理器的示例包括微处理器、微控制器、图形处理单元(GPU)、中央处理单元(CPU)、应用处理器、数字信号处理器(DSP)、精简指令集计算(RISC)处理器、片上系统(SoC)、基带处理器、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门控逻辑、分立硬件电路和被配置成执行贯穿本公开描述的各种功能的其他合适的硬件。一个或多个处理器可执行软件和固件。软件和固件应被广义地解释为意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件组件、应用程序、软件应用程序、软件包、例程、子例程、对象、可执行文件、执行线程、规程、功能等，无论称为软件、固件、中间件、目标代码、源代码还是其他。
[0023]因此，在一个或多个示例性实施方案中，所描述的功能可在硬件、软件或它们的任何组合中实现。如果在软件中实现，则功能可存储在计算机可读介质上或被编码为计算机可读介质上的一个或多个指令或代码。本文的存储器设备还可包括定位在整个电路中的不同位置处的分布式处理器，包括相邻的一个或多个存储器阵列。该存储器设备和对应的多个处理器可形成在一个或多个管芯上。在一些构型中，管芯包括在封装中，诸如用于容纳一个或多个管芯的具有导体的陶瓷、塑料或其他类型的壳体。在一些实施方案中，管芯可布置在一个或多个基板上的各个位置处。管芯可堆叠。例如，一个管芯可结合存储器电路，并且竖直堆叠本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器设备，所述存储器设备包括：多个封装，所述多个封装各自包括具有处理器和存储器单元的多个管芯，所述管芯经由导体在所述封装内耦接在一起并且与所述其他封装耦接，其中所述封装中的一个封装中的第一管芯上的任何所述处理器被配置为将数据在所述设备内内部地传输到任何所述封装中的第二管芯上的任何所述处理器。2.根据权利要求1所述的设备，其中所述第一管芯上的任何处理器被进一步配置为将数据写入所述第二管芯上的任何所述存储器单元或从所述第二管芯上的任何所述存储器单元读取数据，所述写入数据能够被另一处理器访问以用于一个或多个计算功能。3.根据权利要求1所述的设备，其中每个所述处理器包括优先级调度器，所述优先级调度器被配置为使得所述处理器能够在任何其他所述处理器或存储器单元之间抢先执行高优先级数据传输。4.根据权利要求1所述的设备，其中所述多个管芯上的每个所述处理器被进一步配置为执行分布式计算功能。5.根据权利要求4所述的设备，其中所述多个管芯上的每个所述处理器被进一步配置为执行专用图形功能、人工智能功能、机器学习功能、分布式计算功能或搜索功能中的至少一者。6.根据权利要求1所述的设备，其中在所述封装内耦接在一起的所述管芯之间的所述导体的至少一部分包括封装内接口总线。7.根据权利要求6所述的设备，其中与基板上的相邻或堆叠封装相对应的封装内接口总线串联地连接，并且各自配置有输入端口和输出端口以实现通道间通信。8.根据权利要求1所述的设备，还包括：对于每个所述封装，电连接到所述封装内的每个所述管芯的接口集成电路(IIC)，所述IIC被配置为实现封装内通信。9.根据权利要求8所述的设备，其中与基板上的相邻或堆叠封装相对应的所述接口IC串联地耦接在一起并且被配置为使得所述管芯能够执行通道间通信。10.根据权利要求1所述的设备，其中每个所述封装包括至少一个管芯，所述至少一个管芯包括用于与包括存储器单元的管芯一起使用的专用控制电路。11.根据权利要求1所述的设备，其中一个或多个封装内的所述多个管芯包括CMOS接合阵列(CBA)。12.一种用于封装内和通道间处理器通信的设备，所述设备包括：基板上的多个封装，每个封装包...
【专利技术属性】
技术研发人员：IS，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。