显示基板及显示装置制造方法及图纸

一种显示基板，包括：衬底、多个第一发光元件、多个第二发光元件、多个第一像素电路、多个第二像素电路、多条第一数据线和多条第二数据线。衬底包括第一显示区和位于第一显示区至少一侧的第二显示区。多个第一发光元件位于第一显示区，多个第二发光元件、多个第一像素电路、多个第二像素电路、多条第一数据线和多条第二数据线位于第二显示区。第一数据线与多个第一像素电路和多个第二像素电路电连接，第二数据线与多个第二像素电路电连接。第一数据线电连接的多个第一像素电路和多个第二像素电路中的至少一个的存储电容的大小不同于第二数据线电连接的多个第二像素电路中的至少一个的存储电容的大小。存储电容的大小。存储电容的大小。

【技术实现步骤摘要】
显示基板及显示装置


[0001]本文涉及但不限于显示
，尤指一种显示基板及显示装置。

技术介绍

[0002]有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum
‑
dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。

技术实现思路

[0003]以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]本公开实施例提供一种显示基板及其制备方法、显示装置。
[0005]一方面，本公开实施例提供一种显示基板，包括：衬底、多个第一发光元件、多个第二发光元件、多个第一像素电路、多个第二像素电路、多条第一数据线和多条第二数据线。衬底包括显示区域，显示区域包括第一显示区和位于第一显示区至少一侧的第二显示区。多个第一发光元件位于第一显示区。多个第二发光元件、多个第一像素电路、多个第二像素电路、多条第一数据线和多条第二数据线位于第二显示区。所述多个第一像素电路中的至少一个第一像素电路与所述多个第一发光元件中的至少一个第一发光元件电连接，配置为向所述至少一个第一发光元件提供驱动信号。所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接，配置为向所述至少一个第二发光元件提供驱动信号。所述第一数据线与多个第一像素电路和多个第二像素电路电连接，所述第二数据线与多个第二像素电路电连接。所述第一数据线电连接的多个第一像素电路和多个第二像素电路中的至少一个的存储电容的大小不同于所述第二数据线电连接的多个第二像素电路中的至少一个的存储电容的大小。
[0006]在一些示例性实施方式中，所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的大小大于所述第二数据线电连接的所述多个第二像素电路中的至少一个的存储电容的大小。
[0007]在一些示例性实施方式中，所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的第一电容极板和第二电容极板的交叠面积，大于所述第二数据线电连接的所述多个第二像素电路中的至少一个的存储电容的第一电容极板和第二电容极板的交叠面积。
[0008]在一些示例性实施方式中，所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的第一电容极板和所述第二数据线电连接的所述多个第二像素电路中的至少一个的存储电容的第一电容极板的面积相同；所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的第二电容极板上开设的镂空区域的面积小于所述第二数据线电连接的所述多个第二
像素电路中的至少一个的存储电容的第二电容极板上开设的镂空区域的面积，使得所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的第一电容极板和第二电容极板的交叠面积，大于所述第二数据线电连接的所述多个第二像素电路中的至少一个的存储电容的第一电容极板和第二电容极板的交叠面积。
[0009]在一些示例性实施方式中，所述第二显示区包括：沿第一方向与所述第一显示区相邻的至少一个第一子显示区以及沿第二方向与所述第一显示区相邻的第二子显示区，所述第一方向与第二方向交叉。所述第一数据线电连接的多个第一像素电路位于所述第一子显示区，所述第一数据线电连接的多个第二像素电路位于所述第二子显示区。
[0010]在一些示例性实施方式中，所述第一数据线至少包括：第一子数据线和第二子数据线；所述第一子数据线和所述第二子数据线通过第一数据转接线电连接；所述第一子数据线与所述第二子显示区内沿所述第二方向排布的多个第二像素电路电连接，所述第二子数据线与所述第一子显示区内沿所述第二方向排布的多个第一像素电路电连接；所述第一数据转接线位于所述第二显示区内。
[0011]在一些示例性实施方式中，所述衬底还包括：位于所述显示区域外围的边框区域，所述第二显示区还包括：在所述第二方向上位于所述第一显示区远离所述第二子显示区一侧的第三子显示区。所述第一数据线还包括：第三子数据线，所述第二子数据线通过第二数据转接线与所述第三子数据线电连接；所述第三子数据线与所述第三子显示区内沿所述第二方向排布的多个第二像素电路电连接；所述第二数据转接线位于所述边框区域。
[0012]在一些示例性实施方式中，所述第二数据转接线包括：依次电连接的第一子转接线、第二子转接线和第三子转接线；所述第一子转接线与所述第二子数据线电连接，所述第三子转接线与所述第三子数据线电连接。所述第一子转接线和第三子转接线在所述衬底的正投影与所电连接的第二子转接线远离所述显示区域一侧的至少一条第二子转接线在所述衬底的正投影没有交叠。
[0013]在一些示例性实施方式中，所述第二子转接线在所述衬底的正投影为弧形。
[0014]在一些示例性实施方式中，所述衬底还包括：位于所述显示区域外围的边框区域，所述边框区域设置有至少一个补偿电容，至少一条第二数据线与所述补偿电容电连接。
[0015]在一些示例性实施方式中，所述多个第一像素电路和多个第二像素电路中的至少一个像素电路包括：驱动晶体管，所述驱动晶体管的栅极与第一节点电连接，所述至少一个像素电路还与第一电源线电连接，所述第一电源线配置为屏蔽所述第一节点。
[0016]在一些示例性实施方式中，所述显示基板还包括：位于所述第二显示区的多个无效像素电路，所述第一数据线和所述第二数据线与所述多个无效像素电路没有电连接。
[0017]在一些示例性实施方式中，所述显示区域为圆形或椭圆形。
[0018]另一方面，本公开实施例提供一种显示装置，包括如上所述的显示基板。
[0019]在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
[0020]附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
[0021]图1为本公开至少一实施例的显示基板的示意图；
[0022]图2为本公开至少一实施例的显示基板的局部示意图；
[0023]图3为进行转接的数据线所连接的像素电路的第一节点的波形图；
[0024]图4为本公开至少一实施例的像素电路的等效电路图；
[0025]图5为图4提供的像素电路的工作时序图；
[0026]图6为本公开至少一实施例的显示基板的示意图；
[0027]图7为本公开至少一实施例的第一子显示区的局部平面示意图；
[0028]图8为图7中沿Q
‑
Q
’
方向的局部剖面示意图；
[0029]图9为图7中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示基板，其特征在于，包括：衬底，包括显示区域，所述显示区域包括第一显示区和位于所述第一显示区至少一侧的第二显示区；多个第一发光元件，位于所述第一显示区；多个第二发光元件、多个第一像素电路和多个第二像素电路，位于所述第二显示区；所述多个第一像素电路中的至少一个第一像素电路与所述多个第一发光元件中的至少一个第一发光元件电连接，配置为向所述至少一个第一发光元件提供驱动信号；所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接，配置为向所述至少一个第二发光元件提供驱动信号；多条第一数据线和多条第二数据线，位于所述第二显示区；所述第一数据线与多个第一像素电路和多个第二像素电路电连接，所述第二数据线与多个第二像素电路电连接；所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的大小不同于所述第二数据线电连接的所述多个第二像素电路中的至少一个的存储电容的大小。2.根据权利要求1所述的显示基板，其特征在于，所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的大小大于所述第二数据线电连接的所述多个第二像素电路中的至少一个的存储电容的大小。3.根据权利要求2所述的显示基板，其特征在于，所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的第一电容极板和第二电容极板的交叠面积，大于所述第二数据线电连接的所述多个第二像素电路中的至少一个的存储电容的第一电容极板和第二电容极板的交叠面积。4.根据权利要求3所述的显示基板，其特征在于，所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的第一电容极板和所述第二数据线电连接的所述多个第二像素电路中的至少一个的存储电容的第一电容极板的面积相同；所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的第二电容极板上开设的镂空区域的面积小于所述第二数据线电连接的所述多个第二像素电路中的至少一个的存储电容的第二电容极板上开设的镂空区域的面积，使得所述第一数据线电连接的所述多个第一像素电路和所述多个第二像素电路中的至少一个的存储电容的第一电容极板和第二电容极板的交叠面积，大于所述第二数据线电连接的所述多个第二像素电路中的至少一个的存储电容的第一电容极板和第二电容极板的交叠面积。5.根据权利要求1至4中任一项所述的显示基板，其特征在于，所述第二显示区包括：沿第一方向与所述第一显示区相邻的至少一个第一子...

【专利技术属性】
技术研发人员：肖邦清，杜丽丽，青海刚，杨超，任艳萍，蒋志亮，
申请(专利权)人：成都京东方光电科技有限公司，
类型：发明
国别省市：