衬底表面刻蚀方法及半导体器件技术

本发明专利技术提供一种衬底表面刻蚀方法及半导体器件。衬底为SiC衬底或Si衬底，该方法包括：将衬底放入MOCVD设备的反应室内；对反应室内的环境条件进行第一次调整，以使反应室满足衬底刻蚀所需的环境条件；向反应室内通入载气，并向反应室内通入CBr4或CCl4，以对衬底进行刻蚀处理。CBr4在一定环境条件下可以分解出Br原子，CCl4在一定环境条件下可以分解出Cl原子，Br原子或Cl原子可以与衬底表面的Si原子发生反应，生成气态的溴化硅或氯化硅，达到刻蚀衬底表面，去除衬底表面的氧化层以及亚损伤层的目的。目的。目的。

【技术实现步骤摘要】
衬底表面刻蚀方法及半导体器件


[0001]本专利技术涉及半导体
，尤其涉及一种衬底表面刻蚀方法及半导体器件。

技术介绍

[0002]GaN是第三代半导体材料，相比于第一代的硅(Si)以及第二代的砷化镓(GaAs)等，由于禁带宽度大、导热率高，GaN器件可在200℃以上的高温下工作，能够承载更高的能量密度，可靠性更高；较大禁带宽度和高临界电场，使得GaN器件导通电阻减小，有利于提升器件整体的能效；电子饱和速度快，以及较高的载流子迁移率，可让GaN器件高速工作。因此，GaN器件具有更大带宽、更高增益、更高能效、尺寸更小等优点，应用前景十分广泛。
[0003]由于GaN同质衬底制备较为困难，目前GaN器件主要是在异质衬底上制备获得。由于SiC衬底和GaN晶格匹配较小，热导率高，因此，其在GaN微电子器件和光电子器件得到广泛的应用。目前氮化物主要是在SiC衬底的Si面上生长，一方面，在SiC衬底的制备过程中表面形成的一层亚损伤层位错密度较高，另一方面Si面Si原子容易和O、N等元素结合生成SiO
x
或SiN
x
多晶(无定形)层，导致SiC衬底表面粗糙，无明显的台阶，最终影响氮化物的晶体质量和表面粗糙度。因此，想要在碳化硅衬底上生长出高质量的GaN外延材料，必须要先对SiC衬底表面进行预处理，去除掉SiC表面的氧化层及亚损伤层。然而，碳化硅具有稳定的化学和物理性质，在MOCVD(Metal
‑
organicChemicalVaporDeposition，金属有机化合物化学气相沉淀)设备中碳化硅表面的氧化层和亚损伤层很难被刻蚀去除。

技术实现思路

[0004]本专利技术实施例提供了一种衬底表面刻蚀方法及半导体器件，以解决碳化硅表面的氧化层和亚损伤层难以被刻蚀去除的问题。
[0005]第一方面，本专利技术实施例提供了一种衬底表面刻蚀方法，衬底为SiC衬底或Si衬底，衬底表面刻蚀方法包括：
[0006]将衬底放入MOCVD设备的反应室内；
[0007]对反应室内的环境条件进行第一次调整，以使反应室满足衬底刻蚀所需的环境条件；
[0008]向反应室内通入载气，并向反应室内通入CBr4或CCl4，以对衬底进行刻蚀处理。
[0009]在一种可能的实现方式中，在对反应室内的环境条件进行第一次调整，以使反应室满足衬底刻蚀所需的环境条件之前，衬底表面刻蚀方法还包括：
[0010]对反应室内的环境条件进行第二次调整，以使反应室满足衬底预处理所需的环境条件；
[0011]向反应室内通入载气，以对衬底的表面进行预处理，去除衬底表面的杂质；载气包括氢气、氮气或氢气和氮气的混合气。
[0012]在一种可能的实现方式中，对反应室内的环境条件进行第二次调整，以使反应室满足衬底预处理所需的环境条件，包括：
[0013]将反应室内的温度升温至第一预设温度范围内，并将反应室内的压力调整至第一预设压力范围内。
[0014]在一种可能的实现方式中，第一预设温度范围为500℃至1500℃，第一预设压力范围为大于0sccm。
[0015]在一种可能的实现方式中，对反应室内的环境条件进行第一次调整，以使反应室满足衬底刻蚀所需的环境条件，包括：
[0016]将反应室内的温度调整至第二预设温度范围内，并将反应室内的压力调整至第二预设压力范围内。
[0017]在一种可能的实现方式中，第二预设温度范围为300℃至1500℃，第二预设压力范围为50mbar至1000mbar。
[0018]在一种可能的实现方式中，在向反应室内通入载气，并向反应室内通入CBr4或CCl4，以对衬底进行刻蚀处理之后，衬底表面刻蚀方法还包括：
[0019]对反应室内的环境条件进行第三次调整，以使反应室满足生长氮化物材料所需的环境条件；
[0020]在刻蚀处理后的衬底上生长氮化物材料。
[0021]在一种可能的实现方式中，对反应室内的环境条件进行第三次调整，以使反应室满足生长氮化物材料所需的环境条件，包括：
[0022]将反应室内的温度调整至第三预设温度范围内，并将反应室内的压力调整至第三预设压力范围内。
[0023]在一种可能的实现方式中，第三预设温度范围为300℃至1500℃，第三预设压力范围为大于0sccm。
[0024]第二方面，本专利技术实施例提供了一种半导体器件，包括采用如上第一方面或第一方面的任一种可能的实现方式所述的衬底表面刻蚀方法制备得到的产品。
[0025]本专利技术实施例提供一种衬底表面刻蚀方法及半导体器件，该方法可用于对SiC衬底或Si衬底进行刻蚀，以去除衬底表面的氧化层和亚损伤层。具体通过将MOCVD设备的反应室内的环境条件进行调整，使其满足衬底刻蚀所需的环境条件，然后向反应室内通入载气，并向反应室内通入CBr4或CCl4，以对衬底进行刻蚀处理，其中，载气可以起到输送CBr4或CCl4的作用，CBr4在一定环境条件下可以分解出Br原子，CCl4在一定环境条件下可以分解出Cl原子，Br原子或Cl原子可以与衬底表面的Si原子发生反应，生成气态的溴化硅或氯化硅，达到刻蚀衬底表面，去除衬底表面的氧化层以及亚损伤层的目的。
附图说明
[0026]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0027]图1是本专利技术实施例提供的衬底表面刻蚀方法的实现流程图；
[0028]图2是本专利技术实施例提供的衬底表面刻蚀方法执行过程中的温度变化示意图。
具体实施方式
[0029]以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本专利技术实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本专利技术。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本专利技术的描述。
[0030]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
[0031]参见图1，其示出了本专利技术实施例提供的衬底表面刻蚀方法的实现流程图。该方法详述如下：
[0032]在S101中，将衬底放入MOCVD设备的反应室内。
[0033]在S102中，对反应室内的环境条件进行第一次调整，以使反应室满足衬底刻蚀所需的环境条件。
[0034]对衬底进行刻蚀是需要一定的环境条件的，比如，温度，压力等等。因此，在对衬底进行刻蚀处理之前，首先对MOCVD设备的反应室内的环境条件进行调整，以满足衬底刻蚀所需的环境条件。
[0035]其中，该次调整可以根据后续进行刻蚀处理时，发生反应所需的环境条件进行调整。
[0036]在S103中，向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种衬底表面刻蚀方法，其特征在于，所述衬底为SiC衬底或Si衬底，所述衬底表面刻蚀方法包括：将所述衬底放入MOCVD设备的反应室内；对所述反应室内的环境条件进行第一次调整，以使所述反应室满足衬底刻蚀所需的环境条件；向所述反应室内通入载气，并向所述反应室内通入CBr4或CCl4，以对所述衬底进行刻蚀处理。2.根据权利要求1所述的衬底表面刻蚀方法，其特征在于，在所述对所述反应室内的环境条件进行第一次调整，以使所述反应室满足衬底刻蚀所需的环境条件之前，所述衬底表面刻蚀方法还包括：对所述反应室内的环境条件进行第二次调整，以使所述反应室满足衬底预处理所需的环境条件；向所述反应室内通入所述载气，以对所述衬底的表面进行预处理，去除所述衬底表面的杂质；所述载气包括氢气、氮气或氢气和氮气的混合气。3.根据权利要求2所述的衬底表面刻蚀方法，其特征在于，所述对所述反应室内的环境条件进行第二次调整，以使所述反应室满足衬底预处理所需的环境条件，包括：将所述反应室内的温度升温至第一预设温度范围内，并将所述反应室内的压力调整至第一预设压力范围内。4.根据权利要求3所述的衬底表面刻蚀方法，其特征在于，所述第一预设温度范围为500℃至1500℃，所述第一预设压力范围为大于0sccm。5.根据权利要求1所述的衬底表面刻蚀方法，其特征在于，所述对所述反应室内的...

【专利技术属性】
技术研发人员：王波，房玉龙，尹甲运，张志荣，高楠，芦伟立，李佳，陈宏泰，牛晨亮，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：