一种半导体封装结构制造技术

本实用新型专利技术涉及一种半导体封装结构。根据本实用新型专利技术的一实施例，一种半导体封装结构包含：半导体裸片堆叠，其包含多个半导体裸片；绝缘层，其位于相邻半导体裸片之间；耦合元件，其邻近所述多个半导体裸片的每一者的表面安置，所述多个半导体裸片经由所述耦合元件彼此电连接；以及边缘连接件，其位于所述半导体裸片堆叠的至少部分侧壁上，所述多个半导体裸片的每一者经由所述边缘连接件连接至公共信号。每一者经由所述边缘连接件连接至公共信号。每一者经由所述边缘连接件连接至公共信号。

【技术实现步骤摘要】
一种半导体封装结构


[0001]本技术大体涉及半导体封装技术，尤其涉及包含耦合元件及边缘连接件的半导体封装结构及其形成方法。

技术介绍

[0002]随着半导体技术的发展，半导体封装的集成度不断提高，且尺寸不断缩小，从而不断催生各种形式的堆叠裸片封装。
[0003]然而，现有的堆叠裸片封装往往需要经历若干复杂的工艺流程方可实现，例如包括裸片到晶圆(Die to Wafer，D2W)堆叠方法中的裸片减薄处理、晶圆减薄处理以及多功能器件晶圆形成等工艺。而且，现有堆叠裸片封装中还使用了许多物理输入输出(I/O)引脚以及布线层，这不仅将导致工艺复杂化，而且会阻碍封装厚度的进一步减小。
[0004]此外，电源、接地及关键信号线路通常形成在芯片内部，从而不利地占用较大的芯片面积，且可导致复杂的布线设计。而且，现有的堆叠裸片封装也难以用传统的、低成本的覆晶封装来替代昂贵的混合键合方案。
[0005]有鉴于此，本领域迫切需要提供改进方案以解决上述问题。

技术实现思路

[0006]有鉴于此，本技术提供了一种半导体封装技术，其提出了包含耦合元件及边缘连接件的半导体封装结构及其形成方法。
[0007]根据本技术的一实施例，一种半导体封装结构包含：半导体裸片堆叠，其包含多个半导体裸片；绝缘层，其位于相邻半导体裸片之间；耦合元件，其邻近所述多个半导体裸片的每一者的表面安置，所述多个半导体裸片经由所述耦合元件彼此电连接；以及边缘连接件，其位于所述半导体裸片堆叠的至少部分侧壁上，所述多个半导体裸片的每一者经由所述边缘连接件连接至公共信号。
[0008]根据本技术的另一实施例，半导体封装结构中的所述耦合元件包含电感耦合链路，其位于每一所述多个半导体裸片的重分布层或后段制程结构中。
[0009]根据本技术的另一实施例，半导体封装结构中的所述耦合元件包含位于所述多个半导体裸片的每一者处的混合键合元件。
[0010]根据本技术的另一实施例，半导体封装结构中的所述边缘连接件覆盖所述半导体封装结构的整个侧壁。
[0011]根据本技术的另一实施例，半导体封装结构中的所述边缘连接件覆盖所述半导体封装结构的侧壁的不连续部分。
[0012]根据本技术的另一实施例，半导体封装结构中的所述边缘连接件包含电源线或地线。
[0013]根据本技术的另一实施例，半导体封装结构进一步包含与所述半导体裸片堆叠层叠并与所述边缘连接件电连接的重分布层。
[0014]根据本技术的另一实施例，半导体封装结构进一步包含与所述半导体裸片堆叠层叠并与所述重分布层电连接的导电柱或导电焊垫。
[0015]根据本技术的另一实施例，半导体封装结构中的所述重分布层邻近于所述半导体裸片堆叠的控制器裸片或处理器裸片。
[0016]根据本技术的另一实施例，半导体封装结构进一步包含囊封层，其至少部分地覆盖所述半导体裸片堆叠以及所述边缘连接件。
[0017]根据本技术的另一实施例，半导体封装结构中的所述半导体裸片堆叠包含一或多个存储器裸片以及一或多个控制器裸片。
[0018]根据本技术的另一实施例，半导体封装结构中的所述绝缘层包含旋转涂布玻璃层(Spin
‑
on
‑
Glass)。
[0019]根据本技术的另一实施例，半导体封装结构中的所述边缘连接件包含靠近所述侧壁的晶种层以及远离所述侧壁的电镀层。
[0020]本技术实施例的额外层面及优点将部分地在后续说明中描述、显示、或是经由本技术实施例的实施而阐释。
附图说明
[0021]图1A显示了根据本技术一实施例的半导体封装结构示意图。
[0022]图1B显示了根据本技术另一实施例的耦合元件的局部示意图。
[0023]图1C显示了在图1A或图1B所示实施例基础上实施囊封后的半导体封装成品示意图。
[0024]图2A至2J显示了根据本技术一实施例形成如图1A所示的半导体封装结构的方法。
具体实施方式
[0025]为更好的理解本技术的精神，以下结合本技术的部分优选实施例对其作进一步说明。
[0026]以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
[0027]在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将
本技术以特定的方向建构或操作。
[0028]以下详细地讨论本技术的各种实施方式。尽管讨论了具体的实施，但是应当理解，这些实施方式仅用于示出的目的。相关领域中的技术人员将认识到，在不偏离本技术的精神和保护范围的情况下，可以使用其他部件和配置。
[0029]图1A显示了根据本技术一实施例的半导体封装结构示意图。如图1A所示，半导体封装结构(10)包含半导体裸片堆叠(100)，该半导体裸片堆叠(100)例如可由半导体裸片(1001)至半导体裸片(1012)堆叠而成。作为一实施例，半导体裸片(1001)至半导体裸片(1012)中可包含一或多种类型的裸片，例如存储器裸片、控制器裸片、处理器裸片、收发器裸片，GPS裸片以及电源管理裸片等，其中存储器裸片可进一步包含DRAM、NAND等不同类型存储器。例如(但不限于)，位于半导体裸片堆叠(100)最靠近导电柱(103)的半导体裸片(1012)可为处理器裸片(故其厚度相对其他裸片而言更大)，半导体裸片(1011)可为逻辑裸片，半导体裸片(1009、1010)可为NAND存储器裸片，半导体裸片(1001
‑
1008)可为DRAM裸片，且这些裸片的种类及其排布方式可依实际需要进行灵活调整。
[0030]在半导体裸片(1001)至半导体裸片(1012)中，相邻的两个半导体裸片之间可借助绝缘层(130)实现堆叠。作为一实施例，绝缘层(130)可包含旋转涂布玻璃(Spin<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，所述半导体封装结构包含：半导体裸片堆叠，其包含多个半导体裸片；绝缘层，其位于相邻半导体裸片之间；耦合元件，其邻近所述多个半导体裸片的每一者的表面安置，所述多个半导体裸片经由所述耦合元件彼此电连接；以及边缘连接件，其位于所述半导体裸片堆叠的至少部分侧壁上，所述多个半导体裸片的每一者经由所述边缘连接件连接至公共信号。2.根据权利要求1所述的半导体封装结构，其特征在于，所述耦合元件包含电感耦合链路，其位于每一所述多个半导体裸片的重分布层或后段制程结构中。3.根据权利要求1所述的半导体封装结构，其特征在于，所述耦合元件包含位于所述多个半导体裸片的每一者处的混合键合元件。4.根据权利要求1所述的半导体封装结构，其特征在于，所述边缘连接件覆盖所述半导体封装结构的整个侧壁。5.根据权利要求1所述的半导体封装结构，其特征在于，所述边缘连接件覆盖所述半导体封装结构的侧壁的非连续部分。6.根据权利要求1至5中任一项所述的半导体封装结构，其特征在于，所述边缘连接件包含电源线或地线。7...

【专利技术属性】
技术研发人员：O，
申请(专利权)人：美光科技公司，
类型：新型
国别省市：