基于后通孔技术的三维半导体集成封装结构及工艺制造技术

本发明专利技术公开一种基于后通孔技术的三维半导体集成封装结构及工艺。该三维集成封装结构包括载板(晶圆)、第一芯粒、第二芯粒、塑封结构、第一局部互连层、第二局部互连层、第一再布线层、第二再布线层。将载板减薄并刻蚀出若干硅通孔；在通孔内沉积阻挡层、TSV填充；在载板正面刻蚀出凹槽，在凹槽内制作局部互连层并埋入芯粒；之后进行模塑料填充、塑料通孔刻蚀、TMV填充；再依次制作第一、第二再布线层；最后植球实现三维堆叠。该结构基于后通孔技术实现载板厚度及TSV高度可调，尺寸适应性好，另外该双面扇出结构可以有效减少互连距离，在电性能及信号传输方面具有很大的优势，同时便于三维堆叠，有效提高封装集成度。有效提高封装集成度。有效提高封装集成度。

【技术实现步骤摘要】
基于后通孔技术的三维半导体集成封装结构及工艺


[0001]本专利技术涉及半导体晶圆级封装
，具体涉及一种基于后通孔技术的三维半导体集成封装结构及工艺。

技术介绍

[0002]随着半导体技术的发展，集成电路的特征尺寸逐渐接近物理极限，保持摩尔定律的发展趋势越来越困难。近来，以三维扇出型封装技术为代表的先进封装技术给半导体行业带来了新契机。所谓扇出型封装技术就是将小芯片上的引脚通过扇出结构放大，从而缩小芯片的尺寸，实现高集成度的封装需求，降低生产成本。
[0003]目前，对于扇出型封装器件有单面扇出型和双面扇出型两种。单面扇出型结构在进行三维堆叠时互连距离较远，电性能不稳定；而现有的双面扇出型结构在封装工艺流程中通常需要对载板进行双面减薄，工艺过程较为复杂，且难以实现整体厚度尺寸的调节，适应性较差。
[0004]基于上述分析，一种既能实现三维堆叠，又能具有较好的尺寸适应性，且电性能优良、集成度高的封装结构亟待研究。

技术实现思路

[0005]针对现有技术的不足，本专利技术的目的是提供一种基于后通孔技术的三维半导体集成封装结构及工艺，该封装结构及工艺既能实现三维堆叠又具有较好的封装性能，有效提高了制作效率和封装的集成度。
[0006]为了实现上述目的，本专利技术的技术方案如下：
[0007]第一方面，本专利技术提供一种基于后通孔技术的三维半导体集成封装结构，其特征在于：包括载板、TSV、第一芯粒、第二芯粒、塑封结构、第一局部互连层、第二局部互连层、TMV、第一再布线层和第二再布线层，其中：
[0008]所述载板制作有硅通孔并且表面沉积有阻挡层；
[0009]所述硅通孔中制作有TSV；
[0010]所述载板表面刻蚀有至少两个凹槽，所述凹槽具有高平整性；所述两个凹槽中分别制作有第一局部互连层、第二局部互连层；
[0011]所述第一局部互连层、第二局部互连层分别从凹槽底部沿单边侧壁延伸至载板的正面；所述第一芯粒、第二芯粒分别倒装于凹槽内的第一局部互连层、第二局部互连层上；
[0012]所述塑封结构用于填充第一芯粒、第二芯粒与凹槽及第一局部互连层、第二局部互连层之间的间隙并固定所述第一芯粒、第二芯粒；
[0013]所述塑封结构中刻蚀有塑料通孔；所述塑料通孔中制作有TMV；所述TMV位于非凹槽区域；
[0014]所述第一再布线层形成于塑封结构上表面；
[0015]所述第二再布线层形成于载板背面；
[0016]所述第二再布线层下表面焊接有焊球。
[0017]作为优选方案，所述两个局部互连层均具有两面，其中一面是指局部互连层在凹槽底部与TSV电连接的那面，另一面是指局部互连层延伸到载板正面与TMV电连接的那一面；所述两个局部互连层在凹槽底部的部分与所述TSV电连接，在载板正面的部分与所述TMV电连接。
[0018]进一步地，第一芯粒分别与第一局部互连层、TSV、第二再布线层连接，第二芯粒分别与第二局部互连层、TSV、第二再布线层连接，以实现芯粒间的相互连接和信号传递；所述第一芯粒还分别通过与第一局部互连层、TMV、第一再布线层的连接将电性导出，所述第二芯粒分别通过与第二局部互连层、TMV、第一再布线层的连接将电性导出，以实现芯粒与外界的连接。
[0019]更进一步地，所述塑料通孔由以下方法形成得到：
[0020]通过激光刻蚀技术在所述塑封结构中形成多个开口；在多个开口内电镀铜填充，形成多个TMV，且分别在多个TMV上形成多个导电凸点；以直接和载板正面局部互连层连接；该导电凸点为柱状、球状或钉状中任一种。
[0021]更进一步地，所述第一芯粒和第二芯粒的芯粒类型至少为以下类型中的一种：场效应管芯粒、逻辑芯粒、存储芯粒、SOC芯粒或者传感器芯片。
[0022]更进一步地，所述第一局部互连层、第二局部互连层、第一再布线层和第二再布线层的材料为：铜、铝、金、钼、钯或银中任一种或两者以上混合。
[0023]更进一步地，所述塑封结构的材料为：氧化硅、碳化硅、环氧树脂、酚醛树脂或聚酰亚胺任一种或两者以上混合。
[0024]第二方面，本专利技术提供一种基于后通孔技术的三维半导体集成封装工艺，其特征在于：包括以下步骤：
[0025](S1)对载板进行减薄并刻蚀硅通孔，在所述硅通孔内进行热氧化绝缘，表面沉积阻挡层；
[0026](S2)在所述阻挡层表面沉积种子层、电镀形成TSV，将载板正面及背面平坦化；
[0027](S3)在所述载板表面刻蚀至少两个高平整性凹槽，在所述凹槽中制作局部互连层，将局部互连层沿单边侧壁延伸至载板正面；
[0028](S4)在所述凹槽内的局部互连层上倒装芯粒，通过模塑工艺和塑封结构将其塑封，通过减薄工艺进行整体减薄；
[0029](S5)通过激光刻蚀在所述塑封结构上刻蚀塑料通孔，塑料通孔内电镀铜填充，形成TMV，所述TMV位于非凹槽区域；
[0030](S6)在所述塑封结构上表面制作第一互连层，在所述载板背面制作第二互连层，并在第二互连层下表面制作焊球；
[0031](S7)多个封装结构堆叠，实现晶圆级三维堆叠集成扇出封装。
[0032]作为优选方案，包括后通孔技术，所述晶圆载板在通孔形成前已减薄到最终厚度。
[0033]本专利技术的优点及有益效果如下：
[0034]1、本专利技术基于后通孔技术实现载板厚度及TSV高度可调，尺寸适应性较好，可适用于不同尺寸厚度芯粒的集成。
[0035]2、本专利技术通过简单的工艺流程实现了双面扇出封装结构，便于三维堆叠，集成度
较高，可减少封装工艺和降低封装成本。
[0036]3、本专利技术通过对电性连接路径的设计，可有效防止信号间的串扰，电性能优良，可实现芯粒间信号的快速传输、同步响应。
附图说明
[0037]图1是本专利技术中三维集成封装结构示意图；
[0038]图2是在载板刻蚀硅通孔，并制作阻挡层的示意图；
[0039]图3是在硅通孔内电镀填充铜形成TSV的示意图；
[0040]图4是在载板表面刻蚀凹槽，并制作局部互连层的示意图；
[0041]图5是在凹槽内倒装芯粒并塑封的示意图；
[0042]图6是在塑封结构上减薄、刻蚀塑料通孔并填充铜形成TMV的示意图；
[0043]图7是在塑封结构上表面及载板背面制作再布线层并植球的示意图。
[0044]图中：100载板，101硅通孔，102阻挡层，103TSV，200凹槽，201凹槽，202第一局部互连层，203第二局部互连层，204第一芯粒，205第二芯粒，300模塑料，301TMV，302TMV，400第一再布线层，401第二再布线层，402焊球。
具体实施方式
[0045]以下结合附图和具体实施例对本专利技术的技术方案作进一步地详细说明。
[0046]实施例1
[0047]如图1所示，本实施例提供一种基于后通孔技术的三维半导体集本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于后通孔技术的三维半导体集成封装结构，其特征在于：包括载板、TSV、第一芯粒、第二芯粒、塑封结构、第一局部互连层、第二局部互连层、TMV、第一再布线层和第二再布线层，其中：所述载板制作有硅通孔并且表面沉积有阻挡层；所述硅通孔中制作有TSV；所述载板表面刻蚀有至少两个凹槽，所述凹槽具有高平整性；所述两个凹槽中分别制作有第一局部互连层、第二局部互连层；所述第一局部互连层、第二局部互连层分别从凹槽底部沿单边侧壁延伸至载板的正面；所述第一芯粒倒装于凹槽内的第一局部互连层上，第二芯粒倒装于凹槽内的第二局部互连层上；所述塑封结构用于填充第一芯粒、第二芯粒与凹槽及第一局部互连层、第二局部互连层之间的间隙并固定所述第一芯粒、第二芯粒；所述塑封结构中刻蚀有塑料通孔；所述塑料通孔中制作有TMV；所述TMV位于非凹槽区域；所述第一再布线层形成于塑封结构上表面；所述第二再布线层形成于载板背面；所述第二再布线层下表面焊接有焊球。2.根据权利要求1所述的基于后通孔技术的三维半导体集成封装结构，其特征在于：所述两个局部互连层均具有两面，其中一面是指局部互连层在凹槽底部与TSV电连接的那面，另一面是指局部互连层延伸到载板正面与TMV电连接的那一面；所述两个局部互连层在凹槽底部的部分与所述TSV电连接，在载板正面的部分与所述TMV电连接。3.根据权利要求1或2所述的基于后通孔技术的三维半导体集成封装结构，其特征在于：所述第一芯粒分别与第一局部互连层、TSV、第二再布线层连接，第二芯粒分别与第二局部互连层、TSV、第二再布线层连接，以实现芯粒间的相互连接和信号传递；所述第一芯粒还分别通过与第一局部互连层、TMV、第一再布线层的连接将电性导出，所述第二芯粒分别通过与第二局部互连层、TMV、第一再布线层的连接将电性导出，以实现芯粒与外界的连接。4.根据权利要求3所述的基于后通孔技术的三维半导体集成封装结构，其特征在于：所述塑料通孔由以下方法形成得到...

【专利技术属性】
技术研发人员：刘胜，高众杰，王诗兆，东芳，张云彭，盛灿，
申请(专利权)人：武汉大学，
类型：发明
国别省市：