半导体器件及其制造方法技术

公开了包括背侧电容器的半导体器件及其形成方法。在实施例中，半导体器件包括第一晶体管结构；位于第一晶体管结构的前侧上的前侧互连结构，前侧互连结构包括前侧导线；位于第一晶体管结构的背侧上的背侧互连结构，背侧互连结构包括背侧导线，背侧导线具有大于前侧导线的线宽度的线宽度；以及耦合至背侧互连结构的第一电容器结构。的第一电容器结构。的第一电容器结构。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术的实施例涉及半导体器件及其制造方法。

技术介绍

[0002]将半导体器件用于各种电子应用，例如，诸如个人电脑、手机、数码相机和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层，以及使用光刻图案化各个材料层以在其上形成电路组件和元件来制造半导体器件。
[0003]半导体行业通过不断减小最小部件尺寸来不断改善各个电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。然而，随着最小部件尺寸的减小，出现了应解决的额外的问题。

技术实现思路

[0004]本专利技术的一些实施例提供了一种半导体器件，包括：第一晶体管结构；前侧互连结构，位于所述第一晶体管结构的前侧上，所述前侧互连结构包括前侧导线；背侧互连结构，位于所述第一晶体管结构的背侧上，所述背侧互连结构包括背侧导线，所述背侧导线具有大于所述前侧导线的线宽度的线宽度；以及第一电容器结构，耦合至所述背侧互连结构。
[0005]本专利技术的另一些实施例提供了一种半导体器件，包括：栅极结构，位于半导体沟道区上方；第一源极/漏极区，与所述栅极结构和所述半导体沟道区相邻；栅极接触件，耦合至所述栅极结构的面向第一方向的表面；第一源极/漏极接触件，耦合至所述第一源极/漏极区的面向与所述第一方向相对的第二方向的表面；第一互连结构，耦合至在所述第二方向上与所述第一源极/漏极区相对的所述第一源极/漏极接触件；以及电容器结构，耦合至在所述第二方向上与所述第一源极/漏极接触件相对的所述第一互连结构，其中，所述电容器结构通过电介质
‑
至
‑
电介质接合和金属
‑
至
‑
金属接合耦合至所述第一互连结构。
[0006]本专利技术的又一些实施例提供了一种制造半导体器件的方法，包括在第一衬底上形成第一晶体管；在所述第一晶体管上方形成前侧互连结构；减薄所述第一衬底；在所述第一晶体管的与所述前侧互连结构相对的上方形成背侧互连结构，其中，所述背侧互连结构包括电耦合至所述第一晶体管的第一源极/漏极区的背侧通孔；提供电容器结构；以及在所述电容器结构和所述背侧互连结构之间形成混合接合。
[0007]本专利技术的再一些实施例提供了包括背侧电容器的半导体器件及其制造方法。
附图说明
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的方面。需要强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1示出了根据一些实施例的在三维视图中的纳米结构场效应晶体管(纳米
‑
FET)的实例。
[0010]图2、图3、图4、图5、图6A、图6B、图6C、图7A、图7B、图7C、图8A、图8B、图8C、图9A、图9B、图9C、图10A、图10B、图10C、图11A、图11B、图11C、图11D、图12A、图12B、图12C、图12D、图12E、图13A、图13B、图13C、图14A、图14B、图14C、图15A、图15B、图15C、图16A、图16B、图16C、图17A、图17B、图17C、图18A、图18B、图18C、图19A、图19B、图19C、图20A、图20B、图20C、图21A、图21B、图21C、图22A、图22B、图22C、图23A、图23B、图23C、图24A、图24B、图24C、图25A、图25B、图25C、图26、图27、图28、图29、图30A、图30B、图30C、图30D、图31、图32和图33是根据一些实施例的制造纳米FET中的中间阶段的截面图。
具体实施方式
[0011]以下公开内容提供了许多用于实现本专利技术的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括可以在第一部件和第二部件之间形成的额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0012]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0013]各个实施例提供了将电容器接合至晶体管结构的背侧的方法，以及由该方法形成的半导体器件。可以在晶体管结构的相对侧上形成前侧互连结构(还被称为后段制程(BEOL)互连结构)和背测互连结构(还被称为掩埋电源网络(BPN))。可以在载体衬底上形成电容器。然后可以通过诸如混合接合的工艺将电容器接合至背侧互连结构。将电容器接合至背侧互连结构释放了前侧互连结构中的区域，该区域否则可以用于形成电容器，并且允许将形成具有更高电容的电容器。因此，可以在没有区域损失的情况下形成大电容器，并且可以改善器件性能。
[0014]以下在特定背景中描述实施例，即，包括纳米结构场效应晶体管(纳米FET)的管芯。然而，可以将各个实施例应用于包括其他类型的晶体管(例如，鳍式场效应晶体管(FinFET)、平面晶体管等)来代替纳米FET或与纳米FET组合的管芯。
[0015]图1示出了根据一些实施例的三维视图中的纳米FET(例如，纳米线FET、纳米片FET(纳米FET)等)的实例。纳米FET包括位于衬底50(例如，半导体衬底)上的鳍66上方的纳米结构55(例如，纳米片、纳米线等)。纳米结构55充当纳米FET的沟道区。纳米结构55可以包括适合于形成p型晶体管、n型晶体管等中的沟道区的材料。隔离区68设置在相邻的鳍66之间，鳍66可以在相邻的隔离区68之上并且从相邻的隔离区68之间突出。尽管将隔离区68描述和示出为与衬底50分隔开，但如本文所用，术语“衬底”可以指单独的半导体衬底或者是半导体衬底和隔离区的组合。此外，虽然将鳍66的底部部分示出为与衬底50连续的单一材料，但鳍66和/或衬底50的底部部分可以包括单一材料或多种材料。在本文中，鳍66是指在邻近的隔
离区68之间延伸的部分。
[0016]栅极介电层100在鳍66的顶表面和侧壁上方并且沿着纳米结构55的顶表面、侧壁和底表面。栅电极102在栅极介电层100上方。外延源极/漏极区92设置在栅极介电层100和栅电极102的相对侧上的鳍66上。
[0017]图1还示出了在之后的图中使用的参考截面。截面A
‑
A
’本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一晶体管结构；前侧互连结构，位于所述第一晶体管结构的前侧上，所述前侧互连结构包括前侧导线；背侧互连结构，位于所述第一晶体管结构的背侧上，所述背侧互连结构包括背侧导线，所述背侧导线具有大于所述前侧导线的线宽度的线宽度；以及第一电容器结构，耦合至所述背侧互连结构。2.根据权利要求1所述的半导体器件，其中，所述第一电容器结构通过电介质
‑
至
‑
电介质和金属
‑
至
‑
金属接合耦合至所述背侧互连结构。3.根据权利要求1所述的半导体器件，其中，所述背侧互连结构的第一导电接触件物理和电耦合至所述第一电容器结构的第二导电接触件，其中，所述第一导电触接触件具有第一宽度，并且其中，所述第二导电接触件具有大于所述第一宽度的第二宽度。4.根据权利要求1所述的半导体器件，其中，所述第一电容器结构包括衬底和位于所述衬底上方的电容器。5.根据权利要求4所述的半导体器件，其中，所述电容器在所述衬底的顶表面之下延伸。6.根据权利要求4所述的半导体器件，其中，所述电容器还包括：介电层，位于所述衬底和所述电容器上方；以及第一导电接触件，物理和电耦合至所述电容器，所述第一导电接触件在所述衬底的顶表面之下延伸。7.根据权利要求6所述的半导体器件，其中，所述电容器还包括物理和电耦合至所述电容器的第二导电接触件，所述第二导电接触件在所述衬底的所述顶表...

【专利技术属性】
技术研发人员：周智超，邱奕勋，张尚文，蔡庆威，王志豪，曹敏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：