振荡器电路制造技术

提供了一种操作包括谐振器(104)的振荡器电路(102)的方法。所述方法包括通过以下方式来维持所述谐振器(104)的谐振：a)将所述谐振器(104)连接到输入电压(V

【技术实现步骤摘要】
振荡器电路


[0001]本专利技术涉及振荡器电路和操作振荡器电路的方法。

技术介绍

[0002]电子振荡器电路在电子设备中很常见，它们用于生成时钟信号并提供定时信息。振荡器电路的一种常见形式是晶体振荡器电路，它包括压电晶体谐振器(通常由石英制成)和驱动放大器，其输出通过晶体谐振器反馈回其输入。晶体谐振器充当非常窄的滤波器，导致电路在或接近晶体的谐振频率处振荡。晶体谐振器通常具有高Q因子和良好的温度稳定性，这意味着它们可用于产生非常稳定的时钟信号。
[0003]然而，晶体振荡器电路通常需要比等效非晶体振荡器(例如，调谐LC电路代替晶体的LC振荡器)更多的功率来运行，这是由于驱动放大器(始终供电)中的偏置电流损耗，电路其余部分由于晶体本身的压电运动的电阻损耗和功率损耗。例如，LC振荡器电路可能消耗的功率不到等效晶体振荡器电路的1％(尽管同时提供的定时不太准确)。
[0004]已经提出了一种用于晶体振荡器电路的不同方法。图1示出了根据现有技术的脉冲注入晶体振荡器2(或PIXO)，其中压电晶体4以使用定时电路10锁定到晶体谐振的速率交替地连接到电源电压轨6和接地轨8，仅用于短脉冲(例如，微秒级)。PIXO 2的操作如图2所示，从中可以看出节点X0处的电压在电源电压轨6的电压VDDL与接地轨8的电压之间振荡。晶体4连接到电源电压轨6并持续短时间以将晶体4充电到电源电压VDDL。随后，晶体连接到接地8并持续另一短时间以使晶体4放电。这以对应于晶体4的谐振并且锁相到晶体4的谐振的速率重复，这确保了晶体4继续谐振而不需要连续地偏置驱动放大器。这降低了电阻损耗，从而降低了晶体振荡器的总功耗。
[0005]然而，在此类设备中，电源电压轨必须由足够强大的电路系统生成，以便在短脉冲期间对晶体及其大负载电容(例如，通常大于10pF)进行完全充电。因此，虽然总功耗降低，但瞬时功率要求相对较高，这会增加PIXO或支持电路系统的成本和尺寸。例如，可能需要一个带有几个非常大的电容器的开关电容器网络来生成电压轨。

技术实现思路

[0006]根据本专利技术的第一方面，提供了一种操作包括谐振器的振荡器电路的方法，所述方法包括通过以下方式维持谐振器的谐振：
[0007]a)将谐振器连接到输入电压并持续第一脉冲周期，以使谐振器仅部分地向输入电压充电；
[0008]b)将谐振器连接到第二较低电压并持续第二脉冲周期，以至少部分地对谐振器放电；和
[0009]以对应于谐振器的谐振的速率和对应于谐振器的谐振的相位重复步骤a)和b)，以维持谐振器的谐振。
[0010]根据本专利技术的第二方面，提供了一种包括谐振器的振荡器电路，其中所述振荡器
电路被布置成通过以下方式维持所述谐振器的谐振：
[0011]a)将谐振器连接到输入电压并持续第一脉冲周期，以使谐振器仅部分地向输入电压充电；
[0012]b)将谐振器连接到第二较低电压并持续第二脉冲周期，以至少部分地对谐振器放电；和
[0013]以对应于谐振器的谐振的速率和对应于谐振器的谐振的相位重复步骤a)和b)，以维持谐振器的谐振。
[0014]因此，本领域技术人员将看到，通过仅通过以规则脉冲(即，不完全稳定脉冲注入)使谐振器部分地向输入电压充电来驱动振荡器，可以降低振荡器电路的瞬时功率需求。申请人已经认识到，通过重复地将谐振器连接到输入电压并持续第一脉冲周期来持续地对谐振器进行部分充电，振荡器电路仍然可以提供准确的定时，但具有降低的功耗和降低的瞬时功率需求。可以使用具有较小带宽的电源组件，从而减小振荡器电路的尺寸和/或成本。
[0015]本专利技术可以与许多不同类型的谐振器一起使用，例如电子电路(例如，RC电路或调谐LC电路)或介电谐振器。然而，在一组优选实施方案中，谐振器包括压电材料，例如石英晶体。压电谐振器通常具有高Q因子和良好的温度稳定性，可实现出色的频率稳定性。然而，压电谐振器可能需要比其他类型的谐振器更多的功率来操作，因此使得它们特别适合于根据本专利技术可以实现的节能益处。
[0016]谐振器的谐振可以恰好发生在谐振器的固有谐振频率(例如，串联谐振频率)处。然而，在一些实施方案中，将谐振器的谐振维持在稍高或稍低于固有谐振频率的频率可能是合适的。
[0017]以对应于谐振器的谐振的速率重复步骤a)和b)。这可以包括以等于或接近于谐振器的谐振频率的速率重复步骤a)和b)。然而，步骤a)和b)可替代地以等于或接近于谐振器的谐振频率的整数倍或整除倍的速率重复。
[0018]步骤a)和b)以对应于谐振器的谐振的相位重复，例如第一和第二脉冲周期以适当的相位关系锁相到谐振器的谐振(即，具有固定的相位关系)以便维持谐振。这可以包括在或接近谐振的峰值(例如，与谐振器的正弦谐振相差约90度相位)处重复步骤a)，和/或在或接近谐振的最低点(例如，与谐振器的正弦谐振相差约270度相位)处)重复步骤b)。
[0019]根据本专利技术，谐振器在第一脉冲周期中仅部分地向输入电压充电。在一组实施方案中，它被充电到小于输入电压的80％，例如小于输入电压的65％，例如在输入电压的35％与62％之间。
[0020]在一些实施方案中，振荡器电路包括被布置成提供输入电压的缓冲电路，即，使得输入电压包括由缓冲电路提供的缓冲电压。缓冲电路可以包括电压缓冲。使用独立的缓冲电路将电荷注入谐振器(例如，而不是可能与其他组件共享的单独参考电压源)可以使振荡器电路对制造过程、电源电压和/或局部温度(PVT变化)的变化变得更稳健。
[0021]缓冲电路可以仅被布置成传送振荡器电路的电源电压或电源电压的偏移版本，作为缓冲电压。这可以包括缓冲电路的简单实现方式。
[0022]然而，在一些实施方案中，缓冲电路可以被布置成生成参考电压并且传送这个参考电压(或其偏移版本)作为缓冲电压。参考电压可以低于振荡器电路的电源电压。
[0023]生成独立电压参考可通过降低对PVT变化的敏感度以及通过将振荡器电路与可能
共享相同电压源的其他潜在噪声电路块隔离来提高振荡器电路的稳定性。例如，缓冲电路可以包括参考电压部分，所述参考电压部分被布置成生成对温度基本上不敏感的参考电压。参考电压部分可以包括一个或多个被布置成β乘法器电路的晶体管。参考电压部分可以包括参考电阻器，可以选择其电阻以实现期望的参考电压。参考电压部分可以包括被布置成偏移参考电压的偏置电阻器。偏置电阻器可以包括可调节的偏置电阻器，例如以便允许优化参考电压以用于不同的谐振器(例如，具有不同特性的晶体)。
[0024]缓冲电路可以包括缓冲部分，所述缓冲部分仅被布置成传送参考电压或参考电压的偏移版本作为缓冲电压。例如，缓冲部分可以包括源极跟随器晶体管，所述源极跟随器晶体管的栅极端子连接到参考电压(或其偏移版本)，并且其漏极端子连接到振荡器电路的电源电压。源极跟随器晶体管的使用可以使缓冲电路能够在缓冲电压下降时(即，在第一脉冲周期中连接到谐振器时)对谐振器传送流大于其DC偏置的电流。换言之，缓冲电路可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种操作包括谐振器的振荡器电路的方法，所述方法包括通过以下方式维持所述谐振器的谐振：a)将所述谐振器连接到输入电压并持续第一脉冲周期，以使所述谐振器仅部分地向所述输入电压充电；b)将所述谐振器连接到第二较低电压并持续第二脉冲周期，以至少部分地对所述谐振器放电；和以对应于所述谐振器的所述谐振的速率和对应于所述谐振器的所述谐振的相位重复步骤a)和b)，以维持所述谐振器的所述谐振。2.根据权利要求1所述的方法，其中所述谐振器包括压电材料。3.根据权利要求1或2所述的方法，包括在所述第一脉冲周期中对所述谐振器充电到小于所述输入电压的80％。4.根据权利要求1或2所述的方法，其中所述输入电压包括由缓冲电路提供的缓冲电压。5.根据权利要求4所述的方法，其中所述缓冲电压包括由所述缓冲电路的参考电压部分产生的参考电压，或由所述缓冲电路的参考电压部分生成的参考电压的偏移版本。6.根据权利要求5所述的方法，其中所述参考电压低于所述振荡器电路的电源电压。7.根据权利要求5所述的方法，其中所述参考电压部分包括可调节的偏置电阻器，所述可调节偏置电阻器被布置成偏置所述参考电压。8.根据权利要求5所述的方法，其中所述缓冲电路包括缓冲部分，所述缓冲部分包括源极跟随器晶体管，所述源极跟随器晶体管的栅极端子连接到所述参考电压或所述参考电压的偏移...

【专利技术属性】
技术研发人员：哈拉尔德，
申请(专利权)人：北欧半导体公司，
类型：发明
国别省市：